专利名称：浅沟槽隔离结构的利记博彩app
技术领域：
本实用新型是有关于一种集成电路的制程，特别是一种改良式浅沟槽隔离(STI)结构，用以改良沟槽填充能力，以减少应力并藉以改善电子迁移率。
背景技术：
由于组件的缩小以及积集度的增加，高密度电浆化学气相沉积的高沟槽填充能力已成为回填充高深宽比结构，例如浅沟槽隔离结构的关键制程步骤。进一步地说，利用高密度电浆(HDP)制程可产生高品质的场氧化层，例如采用电子回旋加速共振(ECR)制程或感应式耦合电浆(ICP)制程。一般而言，高密度电浆化学气相沉积(HDP-CVD)相较于其它电浆增强型化学气相沉积制程(例如PECVD)，更可提供高密度的低能量离子，可在较低沉积温度下形成高品质薄膜。
于高密度电浆化学气相沉积(HDP-CVD)制程中，由于偏压功率耦接至基底，因此可吸引离子而在沉积过程中，形成对晶片的溅击或蚀刻(或称再溅击效应)，因此可避免在沉积材料完全填入蚀刻结构开口内部前，沉积材料已先完成覆盖沟槽表面而产生的皇冠化(crowning)现象。而采用高密度电浆化学气相沉积制程时，更可微调沉积速率以改善CVD沉积特性(例如避免皇冠化)。
当组件的关键尺寸缩小至0.13微米以下时，沟槽开口的填充(例如浅沟槽隔离开口)将成为问题，且填充沟槽的制程容忍度亦将变得更窄。一般而言，当组件尺寸减小而深宽比增大至比率大于4比1时，需采用较高的电浆RF功率(例如每平方公分大于6瓦的能量)以填充沟槽，同时也传至产生较高的热应力。因此，为了维持较低的沉积温度则需不断地降低晶背的温度，但也将导致热梯度升高，并增加芯片表面及穿过芯片厚度的应力。而使HDP-CVD制程后产生较大压缩应力平行于晶片表面，导致后续组件品质以及可靠度的问题。例如，电子迁移率会明显受影响，可能因半导体材料产生应力场而降低。
因此，业界亟需改善集成电路制作技术以发展出填充沟槽(例如浅沟槽隔离结构)的改良方法，以减少结构应力并改善半导体组件的品质以及可靠度，另外，并克服现有技术的其它缺点以及不足。
发明内容
有鉴于此，为达成上述及其它目的本实用新型提供一种浅沟槽隔离(STI)结构，以减少应力并改善CMOS组件电子迁移。
为达上述目的，本实用新型提供一种浅沟槽隔离(STI)结构，其包括一半导体基底；一沟槽设置于该半导体基底中；一或多个内衬材料层覆盖于该沟槽表面上；以及，一或多个沟槽填充材料层填充于该沟槽的内衬材料层上，其包括沿半导体基底表面的水平或垂直方向无应力的二氧化硅层。
根据本实用新型的较佳实施例所形成应力减低(释放)的浅沟槽氧化层，可改善金氧半场效应晶体管(MOSFET)组件的效能。例如藉由减少于半导体基底平面上的STI氧化物在长与宽方向上的应力，可改善于邻接半导体材料中的电子迁移率，其中包括NMOS组件的电子以及PMOS组件的电洞。该电子迁移率的改善亦可特别改善后续自对准金属硅化物(salicides)的制程，该金属硅化物包括硅化钴、硅化镍以及硅化钛，多半角成于半导体基底的源极/漏极区域上，例如以磊晶制程(silicon epitaxially grown，SEG)所形成的隆起源极/漏极区域。
图1A是绘示出在具有多层沉积层的基底上沉积并图案化一光阻层的剖面图；图1B是绘示出利用图案化掩模层蚀刻该多层至基底表面露出的剖面图；图1C是绘示出干蚀刻该硅基底以形成具倾斜角度侧壁的浅沟槽隔离结构的剖面图；图1D是绘示出沉积一或多个内衬层于沟槽开口中的剖面图；图1E是绘示全面性地沉积一氧化层以填充沟槽并进行一平坦化制程以移除沟槽表面上的多余氧化物以及硬掩模层的剖面图；图1F是绘示出蚀刻氮化硅层再进行一湿式剥除制程(例如使用氢氟酸)以形成内部边缘高于外部边缘的氧化层的剖面图；图2A是本实用新型实施例绘示出填出充一单层于浅沟槽隔离结构中的剖面图；图2B是本实用新型实施例绘示出填充第一旋涂式玻璃层(SOG)以及无掺杂硅酸盐玻璃层(USG)于STI结构中的剖面图；图2C是本实用新型实施例绘示出回填三层的化学气相沉积旋涂式玻璃层或无掺杂硅酸盐玻璃层于STI结构中的剖面图；图2D是绘示出本实用新型实施例的该填有释压氧化物的STI结构剖面图；图3是绘示出本实用新型实施例的制程流程解说图。
符号说明12～半导体基底；12A～垫氧层；14～氮化硅层；14B～第二硬掩模层；16A～介电抗反射覆盖层(DARC)；16B、16C～图案化开口；18～浅沟槽隔离结构；18A～沟槽侧壁；18B～沟槽开口顶部；18C～沟槽开口顶部；θ～沟槽侧壁的倾斜角度；20～内衬层；22～单层的旋涂式玻璃层或无掺杂硅酸盐玻璃层；26A～第一旋涂式玻璃层；26B～无掺杂硅酸盐玻璃层；28A～第一层化学气相沉积层；28B～第一层化学气相沉积层；28C～第一层化学气相沉积层；32A、32B～STI区域；34A～源/漏掺杂区域；34B～SDE掺杂区域；36～复晶硅栅极结构；36A、36B～金属硅化物区域；36C～复晶硅栅极结构顶部；37～栅极氧化层；38～氧化物及/或氮化物间隔物；38A、38B～提高的源/漏SEG区域；301-319～形成本实用新型的浅沟槽隔离(STI)流程。
具体实施方式
为让本实用新型的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下本实用新型是提供一种浅沟槽隔离结构以减少应力并改善CMOS组件电子迁移。虽本实用新型特别可应用于制作STI结构上，其亦可应用于集成电路制作过程中的其它型式沟槽以及开口以减少应力并有效改善电子迁移。
根据本实用新型实施例，请参照图1A，其包括提供一半导体基底12，其可由单晶硅或多晶硅组成，而该基底亦可包括磊晶(epi)硅层、埋藏层、硅覆盖绝缘层结构(SOI)、硅化锗或硅化镓等材料。进行第一热氧化制程以成长约50-150的二氧化硅作为垫氧化物层12A，或进行低压化学气相沉积制程(LPCVD)以沉积四乙氧基硅烷(TEOS)于硅基底12上，以减少后续制程步骤中的表面应力。接着进行一化学气相沉积制程(例如低压化学气相沉积制程)以沉积一厚度约500的氮化硅层14。
形成第二硬掩模层14B以作为后续干蚀刻制程的硬掩模，例如以电浆增强型化学气相沉积法(PECVD)形成氮氧化硅层或二氧化硅层，或以低压化学气相沉积法(LPCVD)形成四乙氧基硅烷(TEOS)层。在此，第二硬掩模层14B沉积于氮化硅层14上的厚度为150-500。另外，亦可形成一有机或无机抗反射层(ARC)于该氮化硅硬掩模层或第二硬掩模层上，其中抗反射的层厚度可为200-1000，而该厚度是取决于微影制程中所使用的光波长。例如由氮氧化硅形成的第二硬掩模，当沉积的厚度为500-1000时，可达成兼具蚀刻硬掩模以及抗反射层的功能。
仍参照图1A，沉积厚度约1000-6000的光阻层16A于该第二硬掩模/抗反射层14B上，并进行微影图案化以形成开口16B并露出部分的第二硬掩模/抗反射层14B，以继续干蚀刻第二硬掩模层14B以及氮化硅硬掩模层14，而形成硬掩模层。
请参照图1B，根据该图案化光阻开口16B以现有制程蚀刻第二硬掩模/抗反射层14B以及氮化硅硬掩模层14，并利用反应性离子蚀刻(RIE)制程以露出部分的基底12以形成硬掩模开口16C，其包括利用四氟化碳的蚀刻化学作用。例如，进行非等向性干蚀刻该氮化硅硬掩模层14以及垫氧层12A，以根据终点侦测法(endpoint detection)蚀刻至露出基底12表面部分为止。
请参照图1C，接着进行湿式剥除或干式电浆清洗(dry ashing)制程以将光阻层16A移除，接着干蚀刻该硅基底至深度约60-5000以形成一浅沟槽隔离结构的沟槽18，其中浅沟槽以具有倾斜角度的侧壁部分18A者较佳，而该较佳角度是与基底表面呈80-89度夹角，且该沟槽的顶部较底部宽。用以干蚀刻基底12以形成沟槽18的化学试剂，可包括氯、氢溴酸以及氧。于沟槽蚀刻过程中，沟槽开口的顶部18B以及底部18C的边角以呈圆弧化且具有一弯曲半径者较佳。该浅沟槽隔离结构的边角圆弧化有助于避免不理想的电子行为，例如高电场对于完整CMOS组件中起始电压(VT)的影响。
承上所述，可在半导体基底中同时蚀刻出多个浅沟槽隔离结构，其彼此之间距约0.06-0.3微米，且每一浅沟槽的顶部宽度大于底部宽度，而顶部宽度约为0.03-0.2微米。
请参照图1D，于蚀刻沟槽18后以SC-1以及SC-2配方的清洁溶剂进行一现有清洁制程以清洁基底表面及浅沟槽隔离结构中的露出部分。接着沉积一或多个内衬层20于沟槽开口中，其中该一或多个内衬层由下列至少之一组成，包括热成长二氧化硅(SiO2)、氮化硅(例如SiN、Si3N4)以及氮氧化硅(SiON)。在实施例中，多层内衬层可为下列组合之一，包括二氧化硅/氮化硅(SiO2/SiN)、二氧化硅/氮氧化硅(SiO2/SiON)、氮化硅/氮氧化硅(SiN/SiON)、氮氧化硅/氮化硅(SiON/SiN)或总厚度约30-200的二氧化硅/氮化硅/氮氧化硅(SiO2/SiON/SiN)堆栈。于形成内衬层20前，可先进行一热氧化制程以全面性地形成一厚度约30-200的单层热氧化层于沟槽18中露出基底的部分，其中该热氧化层可于900-1150度的传统炉管或快速加热退火装置中成长。根据本实用新型实施例，对该热氧化层进行氮处理以形成顶层的氮化硅层，该氮处理包括将该热氧化物置于800-1000度且环境气体为氮气的环境下进行处理或进行一氮原子植入制程(例如电浆浸泡或离子植入)，接着再于温度高于600度下进行回火。
根据本实用新型的另一实施例，可以低压化学气相沉积(LPCVD)、电浆增强型化学气相沉积(PECVD)或原子层化学气相沉积(ALCVD)制程全面性地沉积一氮化硅或氮氧化硅层于热氧化物上以形成沟槽内衬层20。除此之外，该沟槽内衬层20亦可不形成热氧化物层，而直接沉积单或多层的氮化硅或氮氧化硅形成。然而形成热氧化物于硅基底中是本实用新型的较佳实施例，因为该热氧化物可修复因蚀刻产生的缺陷或释放于沟槽表面的热应力。在此实施例中，该基底并非一定为硅材料，而可为砷化镓，在形成氮化硅及/或氮氧化硅层前，先利用LPCVD或ALCVD在浅沟槽隔结构中露出基底的部分形成氧化层。其中该氮化硅的较佳形成方法是进行低压化学气相沉积(LPCVD)、电浆增强型化学气相沉积(PECVD)或原子层化学气相沉积(ALCVD)制程，使硅烷与氨于400-800度下反应形成。而该氮氧化硅则可于350-800度的沉积温度下使硅烷、氨、氧及/或二氮化氧反应以形成之。
在一实施例中，该沟槽内衬层由二氧化硅/氮化硅/氮氧化硅或二氧化硅/氮氧化硅/氮化硅等三层组成，其中第一层二氧化硅层之制作是以热氧化法、原子层化学气相沉积法较佳，之后形成的氮氧化硅及/或氮化硅层则利用低压化学气相沉积(LPCVD)、电浆增强型化学气相沉积(PECVD)或原子层化学气相沉积(ALCVD)制程，其中以低压化学气相沉积制程或原子层化学气相沉积制程较佳。在此，该氮化硅可包括不同化学计量的氮化硅，例如SixNy(包括有Si3N4)。另外，该氮氧化硅可包括不同化学计量的氮氧化硅，例如SixOyNz。于本实用新型中，在形成沟槽内衬层20后再进行一热回火制程较佳，该回火可释放于先前形成沟槽内衬制程中所产生的热应力，而该热回火制程可利用炉管或快速加热退火装置，在周遭为氧或氮且温度为500-1100度下进行之。
本实用新型的另一实施例，可全面性地沉积一或多个二氧化硅层以回填该沟槽，所产生的应力小于现有的HDP-CVD法。其中较佳的该沟槽填充材料层是由无掺杂硅酸盐玻璃(USG)及/或旋涂式玻璃(SOG)所组成，较佳的无掺杂硅酸盐玻璃(USG)是由四乙氧基硅烷(TEOS)以及臭氧或硅烷以及氧反应形成。而较佳的无掺杂硅酸盐玻璃(USG)沉积制程则包括于400-800度下进行的半大气压式化学气相沉积法(SACVD)、常压式化学气相沉积法(APCVD)及/或高密度电浆化学气相沉积法(HDPCVD)。该旋涂式玻璃(SOG)包括旋涂式有机以及无机玻璃，其中个别以硅酸盐或硅酸盐前驱物较佳；而该SOG前驱物可由可流动的混合物组成其包括以交联(cross-linking)试剂形成的交联聚合物，其可为经由350-450度的固化制程后所形成的交联二氧化硅及/或二氧化硅基。此外，亦可为经由100-175度的固化制程后所形成的硅倍半氧聚合物(polysesiquioxanes)。
请参照图2A，在本实用新型的一实施例中，可填充一单层22于该浅沟槽隔离结构18中，该单层22包括旋涂式有机或无机玻璃22(经固化后)或半大气压式化学气相沉积或常压式化学气相沉积的无掺杂硅酸盐玻璃。本实用新型的一重要特征在于进行一约500-1100度的回火制程以释放任何由沉积制程所产生的应力。该较佳的回火制程是在环境气体是氧气及/或氮气的炉管中维持大气压约10秒至3小时以同时处理多个晶片或利用现有的快速热回火处理制程(RTP)装置以处理单一晶片。另外，根据本实用新型的较佳实施例，可利用一低压缩应力的HDP-CVD制程沉积一无掺杂硅酸盐玻璃(USG)，再进行一减少应力的回火制程以形成一释压的STI结构。
请参照图2B，在本实用新型的另一实施例中，可填充多层的二氧化硅层于沟槽结构中，进行一旋涂式制程以沉积第一旋涂式玻璃层26A，再进行一固化制程以填充该沟槽结构至低于或等于该沟槽结构深度的一半。并利用半大气压式化学气相沉积法(SACVD)、原子层化学气相沉积法(ALCVD)或高密度电浆化学气相沉积法(HDP-CVD)制程在400-800度下利用四乙氧基硅烷(TEOS)以及臭氧或硅烷以及氧进行沉积以形成一无掺杂硅酸盐玻璃层(例如26B)。进一步地说，于CVD制程中形成SOG层26A时，因固化(curing)以及内缩(shrinking)制程而产生的残留应力可被释放之。另外，较佳者是于CVD制程后，进行另一次500-1100度的回火制程以进一步地释放于沉积SOG/SiO2层时产生的所有应力。其中各层的沉积顺序可以相反，然而因SOG层容易吸收水气，因此较不建议如此。
请参照图2C，于本实用新型的另一实施例中，多层沟槽填充层可由一种或多种化学气相沉积USG层形成，其中该化学气相沉积USG层可由SACVD、APCVD或HDPCVD制程形成一或多层SOG层。可在每一层沉积后，选择性地进行回火制程，而至少在填充最顶层的填充层后，需进行回火制程。根据本实用新型的较佳实施例，沉积第一层(28A)的化学气相沉积USG或SOG(包括一固化制程)至低于沟槽深度的至少1/2(例如沟槽的1/3深度)后，再进行回火制程，其中该第一沉积制程可采用CVD或SOG制程(包括一固化制程)。接着，沉积相同厚度的第二层(28B)的化学气相沉积USG或SOG层(包括一固化制程)再进行第二回火制程。最后，沉积第三层(28C)的化学气相沉积USG或SOG(包括一固化制程)至最终厚度再进行第三次回火制程，其中该沉积层的总厚度为2000-8000。其中较佳的方式是于最初的沉积第一以及第二层为SOG层、APCVD层或SACVD层，而利用HDP-CVD制程沉积第二或后续层(例如28B、28C)以减少孔洞形成的机会。另外，在形成由SOG、SACVD、USG及/或APCVD氧化物组成的多重层制程中，其各层间沉积的回火制程可视需要省略，而沉积最后的氧化层后再进行一回火制程。
接续图2C，于本实用新型的另一实施例中，沉积第一层28A的化学气相沉积USG层至低于STI沟槽深度的至少1/2(例如沟槽的1/3深度)再进行一选择性回火制程，而该化学气相沉积制程包括SACVD、APCVD或HDP-CVD。接着，沉积一相同或较大厚度的第二层(28B)的化学气相沉积SOG层后，再进行第二次回火制程。根据本实用新型的较佳实施例，可利用SACVD、APCVD或HDP-CVD制程沉积第三层28C的化学气相沉积USG层至最终厚度，再进行一第三次回火制程。
根据本实用新型的较佳实施例所形成应力减低(释放)的浅沟槽氧化层，可改善金氧半场效应晶体管(MOSFET)组件的效能。例如藉由减少于半导体基底平面上的STI氧化物在长与宽方向上的应力，可改善于邻接半导体材料中的电子迁移率，其中包括NMOS组件的电子以及PMOS组件的电洞。该电子迁移率的改善亦可特别改善后续自对准金属硅化物(salicides)的制程，该金属硅化物包括硅化钴、硅化镍以及硅化钛，多半角成于半导体基底的源极/漏极区域上，例如以磊晶制程(silicon epitaxially grown，SEG)所形成的隆起源极/漏极区域。请参照图2D，根据本实用新型的较佳实施例，半导体基底12上具有浅沟槽隔离结构32A及32B的典型MOSFET组件，以现有制程形成源/漏掺杂区域34A、一具有栅极氧化层37的复晶硅栅极结构36、氧化物及/或氮化物间隙壁38、源/漏延伸(source/drain extension，SDE)掺杂区域34B以及形成于隆起的源/漏极磊晶硅层38A、38B(SED)上的金属硅化物区域36A、36B以及复晶硅栅极结构顶部的金属硅化物层36C。在此，由于邻接于该填有释压氧化物的浅沟槽隔离结构32A、32B的源/漏区域的电子迁移率获得改善，因此可降低片电阻，也容许形成深度较浅的接合点(例如SED区域)，也包括隆起的源/极区域，因此改善了组件的效能以及可靠度。例如，藉由形成填有释压氧化物的STI结构，可改善电子迁移率进而改善饱和电流(Idsat)。在此，本实用新型所形成的填有释压氧化物的STI结构的制程亦可有效地应用在其它组件技术，其中可应用于不同的基底包括应变硅层(strained Si)、绝缘层上有硅(SOI)以及硅化锗等基底，此外，亦应用于改良的MOSFET结构(例如finFET)。
请参照图1E，根据本实用新型的较佳实施例，于全面性地沉积二氧化硅层(STI氧化物)22以填满STI沟槽18之后，进行一干回蚀或CMP制程的平坦化制程以移除沟槽表面上的多余氧化物以及氮化硅层14上方的硬掩模层。例如，可先微影图案化部分STI氧化层，再藉由蚀科制程将部分移除，接着在进行CMP制程移除多余氧化物以及氮化硅硬掩模层14上的硬掩模层。其中较佳的CMP制程其移除速率是每分钟1000-5000，而该干蚀刻制程的较佳蚀刻率则是每分钟1000-10000。
请参照图1F，进行一湿式(例如热磷酸)蚀刻制程或一干式氮化硅回蚀制程，再对垫氧层12A进行一湿式剥除制程(例如使用氢氟酸)以保留部分延伸至基底12表面的STI氧化层32，其中该氧化层内部边缘32A高于外部边缘32B。
请参照图3，其是显示本实用新型实施例的制程流程图。于制程301中提供一半导体基底。于制程303中，形成一或多层介电层(可包含一层或多层硬掩模层)于半导体基底上。于制程305中，图案化该一或多个硬掩模层以蚀刻该基底形成浅沟槽隔离结构的沟槽。于制程307中，根据本实用新型较佳实施例蚀刻形成沟槽结构。于制程309中，根据本实用新型较佳实施例形成一或多个内衬层于该沟槽开口中。于制程311中，进行一热回火制程以释放内衬层的应力。于制程313中，根据本实用新型较佳实施例在沟槽中沉积一或多层二氧化硅(USG及/或SOG)。于制程315中，进行一回火制程以释放于沟槽中氧化物填充的应力。于制程317中，进行一平坦化制程，其包括CMP制程或干式回蚀刻制程以移除多余的STI氧化物以及氮化硅硬掩模层上的介电层。于制程319中，进行一湿式或干式回蚀刻制程以移除氮化硅硬掩模层并留下高于半导体基底表面的STI氧化物的顶部突出。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视所附的权利要求范围所界定者为准。
权利要求1.一种浅沟槽隔离结构，其特征在于，包括一半导体基底；一沟槽设置于该半导体基底中；一或多个内衬材料层覆盖于该沟槽表面上；以及一或多个沟槽填充材料层填充于该沟槽的内衬材料层上，其包括沿半导体基底表面的水平或垂直方向无应力的二氧化硅层。
2.根据权利要求1所述的浅沟槽隔离结构，其特征在于，该沟槽的侧壁与该半导体基底表面平行的平面呈80度至89度的夹角。
3.根据权利要求1所述的浅沟槽隔离结构，其特征在于，该沟槽包括圆弧化的顶部及/或底部边角。
4.根据权利要求1所述的浅沟槽隔离结构，其特征在于，该沟槽填充材料层包括延伸至该半导体基底表面的部分。
5.根据权利要求4所述的浅沟槽隔离结构，其特征在于，该部分的内部边缘部分延伸至高于外部边缘部分的该半导体基底表面上方。
6.根据权利要求1所述的浅沟槽隔离结构，其特征在于，该一或多个沟槽填充材料层是择自由旋涂式有机玻璃、旋涂式无机玻璃以及无掺杂的硅酸盐玻璃组成的族群中。
7.根据权利要求1所述的浅沟槽隔离结构，其特征在于，该一或多个沟槽填充材料层是择自由硅氧烷、硅酸盐以及硅倍半氧聚合物组成的族群中。
8.根据权利要求1所述的浅沟槽隔离结构，其特征在于，该一或多个沟槽填充材料层包括一底部旋涂式玻璃层，其是择自由旋涂式有机玻璃层、旋涂式无机玻璃层以及顶部无掺杂硅酸盐玻璃层组成的族群。
9.根据权利要求1所述的浅沟槽隔离结构，其特征在于，该一或多个沟槽填充材料层，包括一底部无掺杂硅酸盐玻璃层、一中间旋涂式玻璃层，其择自由旋涂式有机以及无机玻璃层组成的族群中以及一顶部无掺杂硅酸盐玻璃层。
10.根据权利要求1所述的浅沟槽隔离结构，其特征在于，该一或多个沟槽填充材料层包括多层无掺杂硅酸盐玻璃层。
11.根据权利要求1所述的浅沟槽隔离结构，其特征在于，该一或多个沟槽填充材料层包括多层旋涂式玻璃层其是择自由旋涂式无机以及有机玻璃层组成的族群中。
12.根据权利要求1所述的浅沟槽隔离结构，其特征在于，该一或多个沟槽填充材料层包括一顶部旋涂式玻璃层其是择自由旋涂式无机以及有机玻璃层组成的族群。
13.根据权利要求1所述的浅沟槽隔离结构，其特征在于，该一或多个内衬材料层由二氧化硅/氮化硅、二氧化硅/氮氧化硅、二氧化硅/氮化硅/氮氧化硅、氮化硅/氮氧化硅或氮氧化硅/氮化硅堆栈形成。
专利摘要本实用新型提供一种浅沟槽隔离(STI)结构以减少应力改善电子迁移，其包括一半导体基底；一沟槽设置于该半导体基底中；一或多个内衬材料层覆盖于该沟槽表面上；以及，一或多个沟槽填充材料层填充于该沟槽的内衬材料层上，其包括沿半导体基底表面的水平或垂直方向无应力的二氧化硅层。
文档编号A61F2/84GK2796099SQ200420120280
公开日2006年7月12日 申请日期2004年12月21日 优先权日2004年1月29日
发明者傅竹韵, 陆志诚, 章勋明 申请人:台湾积体电路制造股份有限公司