专利名称：基于氮化物的晶体管的覆盖层和/或钝化层、晶体管结构及利记博彩app
技术领域：
本发明涉及半导体设备，尤其涉及含有基于氮化物的活性层的 晶体管。
背景技术：
适于低功率和(以硅为例)低频率的应用的诸如硅(Si)和砷化 镓(GaAs)等材料在半导体器件中获得了广泛的应用。但是，这些 材料(更熟悉的是硅材料)可能不适于高功率和/或高频的应用，这 是由于其相对窄的带隙(例如在室温下，Si是1.12eV，GaAs是1.42eV) 和/或相对小的击穿电压。
鉴于Si和GaAs所存在的问题，对于高功率、高温和/或高频应 用和器件的关注点已转向诸如金刚砂(室温下alpha SiC是2.996eV) 和III族氮化物(例如室温下GaN是3.36eV)等宽带隙半导体材料。 与砷化镓和硅相比，这些材料通常具有更高的电场击穿强度和电子 饱和速度。
特别关注高功率和/或高频应用的器件是高电子迁移率晶体管 (HEMT)，在某些场合也称为调制掺杂场效应晶体管(MODFET)。 这些器件可在许多环境下提供工作优点，因为在具有不同带隙的能 量的两个半导体材料的异质结上产生二维电子气(2DEG)，并且其 中带隙较窄的材料具有较高的电子亲合势。所述2DEG是不掺杂的、 带隙较窄的材料中的累积层，并且能具有很高的面电子浓度(例如， 每平方厘米超过1013个载流子)。此外，源于较宽带隙的半导体的电 子转变成所述2DEG,由于减少的电离杂质扩散而能够具有高电子迁 移率。
高载流子浓度和高载流子迁移率的结合能使HEMT具有非常大 的跨导，并可通过金属半导体场效应晶体管(MESFET)为高频应用 提供很强的性能优点。
因为包括前述的高击穿场、其宽带隙、大的导带偏移和/或高饱 和电子漂移速度等材料特征的结合，在氮化镓/氮化镓铝 (GaN/AlGaN)材料系统中制作的高电子迁移率晶体管具有产生大 量RF功率的电势。2DEG中的绝大部分电子被认为起因于AlGaN中 的极化。GaN/AlGaN系统中的HEMT已被说明。美国专利5192987 和5296395描述了 GaN/AlGaN的结构和利记博彩app。^皮共同转让并通 过引用将其结合到本文中的Sheppard等人的6316793号美国专利描 述了一种HEMT器件，所述HEMT器件具有半绝缘碳化硅衬底，在 所述村底上具有氮化铝緩冲层，在所述緩冲层上具有绝缘的氮化镓 层，在所述氮化镓层具有氮化镓铝阻挡层，并且在氮化镓铝反应性 结构上具有钝化层。
发明内容
本发明的一些实施例提供了 III族氮化物高电子迁移率晶体管和 制作III族氮化物高电子迁移率晶体管的方法，所述晶体管包^^基于 III族氮化物的沟道层，沟道层上的基于III族氮化物的阻挡层和阻挡 层上基于不均匀成分AlGaN的覆盖层。基于不均匀成分AlGaN的覆 盖层在临近远离阻挡层的覆盖层表面处的Al浓度大于出现在基于 AlGaN的覆盖层内部区域中的Al浓度。在本发明的具有凹M盖层 的栅极凹入部的特定实施例中，较高的Al浓度延续而进入覆盖层的 约30A至约IOOO人处。在本发明的具有覆盖层上栅极的特定实施例 中，较高A1浓度延续而进入霞盖层约2.5A至约100A处。
在本发明的另一些实施例中，基于AlGaN的覆盖层包含在覆盖 层表面处的A^Ga^N第一区域(其中x《1)和在基于AlGaN的覆盖
层内部的AlyGa^N第二区域(其中y<l且y<x) 。 x的值可从约0.2 至约1而y从约0.15至约0.3。在本发明的特定实施例中，可选择x 和y的差和/或覆盖层的厚度，以防止在覆盖层中形成第二 2DEG。 在本发明的另 一些实施例中，其中栅极凹入覆盖层但不接触覆盖层， 可选择x和y的差和/或覆盖层的厚度，以在覆盖层中产生第二 2DEG。在本发明的另一些实施例中，基于AlGaN的覆盖层还包含在阻 挡层和基于AlGaN的覆盖层之间的界面上的AlzGaNzN第三区域，其 中z<l且訂。在一些实施例中，z>y。在另一些实施例中，z>x。在 再一些实施例中，z<x。在本发明的特定实施例中，沟道层包含GaN层，阻挡层包含 AlGaN层而覆盖层包含AlGaN层。本发明的一些实施例提供了 III族氮化物高电子迁移率晶体管和 制作III族氮化物高电子迁移率晶体管的方法，所述晶体管包^^基于 III族氮化物的沟道层，沟道层上基于III族氮化物的阻挡层和阻挡层 上基于GaN的覆盖层。基于GaN的覆盖层具有临近覆盖层表面并远 离阻挡层的掺杂区。在某些实施例中，掺杂区是用n型掺杂进行掺杂的区域。在本 发明的特定实施例中，其中没有栅极凹入部，摻杂区延续而进入覆 盖层约2.5A至约50A处。在本发明的具有栅极凹入部的特定实施例 中，掺杂区延续而进入覆盖层约20A至约5000A处。掺杂区可提供 从约1018至约1(Fcm-3的掺杂物浓度。n型掺杂可以是Si、 Ge或O。 在本发明的特定实施例中，掺杂区可以是在覆盖层表面上或接近覆 盖层表面的一个或多个A掺杂区，并可例如具有从约IO"至约1015cm-2 的掺杂物浓度。在本发明的特定实施例中，掺杂物是O， O延续而进 入覆盖层约20A处。在另一些实施例中，掺杂区是用p型掺杂物进行掺杂的区域。 在本发明的没有栅极凹入部的特定实施例中凹入部，掺杂区延续而 进入覆盖层约2.5A至约50A处。在本发明的有栅极凹入部的特定实
施例中，掺杂区延续而进入覆盖层约30A至约5000A处。掺杂区可 提供从约1016至约1(Pcm3的掺杂物浓度。p型掺杂可以是Mg、 Be、 Zn、 Ca或C。在本发明的特定实施例中，掺杂区可以是在覆盖层表 面上或接近覆盖层表面的一个或多个A掺杂区，并可具有例如从约 IO"至约1015^11-2的掺杂物浓度。
在再一些实施例中，掺杂区是用深层掺杂物进行掺杂的区域。 在本发明的没有栅极凹入部的特定实施例中，掺杂区延续而进入覆 盖层约2.5A至约100A处。在本发明的有栅极凹入部的特定实施例 中，掺杂区延续而进入覆盖层约30A至约5000A处。掺杂区可提供 从约1016至约1022(^-3的掺杂物浓度。深层掺杂物可以是Fe、 C、 V、 Cr、 Mn、 Ni、 Co或其他稀土元素。
在本发明的另一些实施例中，掺杂区是第一掺杂区而覆盖层还 包含第二掺杂区。第二掺杂区的掺杂物浓度低于第一掺杂区的掺杂
物浓度。第二掺杂区可为不在第一掺杂区中的覆盖层的其余部分。 在特定实施例中，沟道层包含GaN层，阻挡层包含AlGaN层，
而覆盖层包含GaN或AlGaN层。
本发明的一些实施例提供了用于钝化宽带隙半导体器件表面的
方法，该方法包括在宽带隙半导体器件的宽带隙半导体材料的区
域的至少一部分表面上形成石墨和/或非晶BN层。还提供了对应的结构。
在本发明的另一些实施例中，宽带隙半导体器件是III族氮化物 半导体器件。例如，宽带隙半导体器件可以是基于GaN的半导体器件。
此外，宽带隙半导体器件可以是III族氮化物高电子迁移率晶体管。
在本发明的另一些实施例中，形成石墨和/或非晶BN层在低于 宽带隙半导体器件中的宽带隙半导体材料的分解温度的温度下进 行。形成石墨和/或非晶BN层可在低于约1100。C的温度下进行，在
一些实施例中在低于约100(TC的温度下而在特定实施例中在低于约 900。C的温度下。并且，BN层还可形成为非单晶。石墨和/或非晶BN 层可被形成从约3A至约lpm的厚度。
本发明的一些实施例提供了若千钝化III族氮化物半导体器件表 面的方法，这些方法通过在III族氮化物半导体器件的III族氮化物 半导体材料的区域的至少一部分表面上形成SiC层来进行钝化。还 提供了对应的结构。
在某些实施例中，III族氮化物半导体器件可以是基于GaN的半
导体器件。在另一些实施例中，m族氮化物半导体器件可以是m族 氮化物高电子迁移率晶体管。
在本发明的另一些实施例中，形成sic层在低于m族氮化物半 导体器件中的m族氮化物半导体材料的分解温度的温度下进行。例
如，形成SiC层在低于约1100。C的温度下进行，在一些实施例中在 低于约IOO(TC的温度下进行，而在特定实施例中在低于约900'C的 温度下进行。并且，SiC层可形成为非单晶。在特定实施例中，形成
SiC层包括形成3C SiC层。SiC层可^皮形成从约3〗至约1^im的厚度。 本发明的另一些实施例包括产生用于宽带隙半导体器件(如III 族氮化物半导体器件)的钝化结构的方法，包括在含氧环境中直接 在III族氮化物层上退火钝化层。钝化层可以是例如SiN、 BN、 MgN 和/或SiC。在再一些实施例中，钝化层包含Si(V MgO、 A1203、 Sc203 和/或A1N。
退火可在从约100'C至约1000C的温度下进行约10秒至约1小 时。含氧环境可以是纯氧、在N2中的氧，在另一惰性气体(如氩) 中的氧、在干燥空气中的氧，CO、 CO2、 NO、 N02和/或臭氧。退火 可在在一温度下进行一段时间，以产生不足以氧化钝化层下面的结 构但足以从钝化层去除至少一些氢的效果。也可从钝化层中去除一 些碳。
本发明的另一些实施例提供了制作用于III族氮化物半导体器件 钝化结构的方法，该方法通过直接在III族氮化物半导体器件的III族氮化物半导体材料的区域的至少 一部分表面上形成钝化层并在D2 和/或￡>20中将钝化层退火来实现。在一些实施例中，钝化层包含SiN 和/或MgN。在另一些实施例中，钝化层包含BN和/或SiC。在再一 些实施例中，钝化层包含Si02、 MgO、 A1203、 Sc203和/或A1N。
退火可在在一温度下进行一段时间，以产生不足以氧化钝化层 下面的结构但足以从钝化层去除至少一些氬或用氖交换一些氬的效 果。此外，m族氮化物半导体材料可以是基于GaN的材料。
本发明的另一些实施例提供了 III族氮化物高电子迁移率晶体管 和制作III族氮化物高电子迁移率晶体管的方法，所述晶体管包^^基 于III族氮化物的沟道层，沟道层上基于III族氮化物的阻挡层和阻 挡层上的A1N覆盖层。该晶体管还可包含凹入A1N覆盖层的栅接触 部。在这些实施例中，A1N覆盖层具有从约5A至约5000A的厚度。 在本发明的一些实施例中，A1N层可不与底层密合，可以是非单晶， 可离场(ex-situ)地形成和/或可通过较#^量形成工艺(lower quality formation process)来形成,如通过PVD而不是CVD来形成。该晶体 管还可在A1N覆盖层上包^^册接触部且不凹入A1N覆盖层。在这些 实施例中，A1N覆盖层具有从约2A至约20A的厚度。此外，沟道层 可以是GaN层而阻挡层可以是AlGaN层。
本发明的再一些实施例提供了 III族氮化物高电子迁移率晶体管 和制作III族氮化物高电子迁移率晶体管的方法，所述晶体管包^^基 于III族氮化物的沟道层、沟道层上的基于III族氮化物的阻挡层、 阻挡层上的保护层、阻挡层上的栅接触部和保护层上的欧姆接触部。 在本发明的一些实施例中，保护层包含SiN。在另一些实施例中，保 护层包含BN或MgN。在另一些实施例中，保护层包含多个层，如 SiN层和A1N层。在本发明的特定实施例中，保护层具有从约1A至 约10A的厚度。在某些实施例中，保护层具有约一个单层的厚度。
在本发明的再一些实施例中，栅接触部位于保护层上。还有， 欧姆接触部可直接在保护层上。该保护层的形成可与形成该阻挡层
临场(in隱situ)地进行。
根据本发明的 一些实施例，还可以各种组合和/或子组合的方式 提供覆盖层、钝化层、保护层和/或钝化层的退火处理。
图1A和1B是说明本发明的一些实施例的具有覆盖层的晶体管 的剖面示意图。
图2A和2B是说明本发明的一些实施例的具有覆盖层的晶体管 的剖面示意图。
图3A和3B是说明本发明的一些实施例的石墨和/或非晶的BN 钝化层的剖面示意图。
图4A和4B是说明本发明的一些实施例的SiC钝化层的剖面示 意图。
图5A和5B是说明本发明的一些实施例的具有覆盖层的晶体管 的剖面示意图。
图6是说明本发明的一些实施例的在保护层上具有欧姆接触部 的晶体管的剖面示意图。
具体实施例方式
现在将在下文中参照附图更充分地描述本发明，其中将对本发 明的实施例进行说明。然而，本发明不应被解释为限于本文所阐述 的实施例。更确切地说，这些实施例的提供是为了使本发明的公开 更彻底和完全，并充分地将本发明的范围传达给本领域技术人员。 为清晰起见，在附图将层和区的厚度作了夸大显示。相同的数字始 终代表相同的元件。文中使用的词"和/或(and/or)"包括一个或多 个所关联的列出项中的任一个或所有组合。
文中使用的术语只是为了描述特定实施例的目的，而不是要对
本发明进行限制。文中使用的单数形式的词"a ( — ) " "an ( — )" "the(该)"也意含复数形式，除非上下文中以其它方式清楚地指 出。还会理解，当用在本说明书中时，词"包含(comprises)，，和/ 或"包含，(comprising,)"规定所述的特征、整体、步骤、操作、 元件和/或部件的存在，但不排除一个或多个其它特征、整体、步骤、 操作、元件、部件和/或它们的组的存在或附加。
会理解到，当诸如层、区或村底等要素被称作"在一要素上" 或"延展到另一要素上"时，它可能直接在另一要素上或直接延展 到另一要素上，或是还存在介于其间的要素。相反，当一要素被称 为"直接在"另一要素上或"直接延续到"另一要素上"时，就没 有介于其间的要素存在。还会理解，当一要素被称为"连接到另一 要素"时，它可能直接连接到另一要素或存在介于其间的要素。相 反，当一要素被称为"直接连接到另一要素"时，就不存在介于其 间的要素。在整个说明书中，相同数字代表相同要素。
会理解到，虽然词第一、第二等在本文中可用于描述各种要素、 部件、区、层和/或部分，但是这些要素、部件、区、层和/或部分不 应被这些词限制。这些词只用于区别一个要素、部件、区、层或部 分与另一个区、层或部分。因此，在不背离本发明教导的前提下， 下面讨论的第一要素、部件、区、层或部分也可^支称为第二要素、 部件、区、层或部分。
此外，诸如"较低的"或"底部的，，以及"较高的"或"顶部 的"等相对的词在本文中可用于描述一个要素对另一个要素的关系， 如附图中说明的。会理解到，所述相对的词除了附图中说明的方位 外，还包括所述器件的不同方位。例如，若附图中的器件被反转， 则被描述成在其它要素"较低"部分的要素将成为在其它要素的"较 高"部分。因此，取决于附图中的特定方位，示范性的词"较低的" 能包含"较低的"和"较高的"这两个方位。同样地，若附图之一
中的器件被反转，则被描述为在其它要素之下的要素将成为在所述 其它要素之上。因此，示范性的词"在...之下"能包括在…之上和 在...之下这两个方位。此外，词"外面的"可用于代表离衬底最远 的表面禾W或层。
文中参照示意说明本发明理想化的实施例的剖面图，对本发明 的实施例进行说明。同样，可预料作为例如制造方法的结果的图中 的形状的变化和/或偏差。因此，本发明的实施例不应解释为对本文 中说明的特定区形状的限制，而应包括例如由制造产生的形状改变。 例如，显示为矩形的被蚀刻区域通常具有锥形的、圆形的或曲线的 特征。因此，附图中显示的区本质上是示意性的，它们的形状不是 要说明器件的区的精确形状，并且不是要限制本发明的范围。
除非以其它方式定义，本文中使用的所有的词(包括技术术语 和科学术语)采用与本发明所属领域的普通技术人员所一般理解的 含义相同的含义。还会理解，所述词(如通用字典中定义的那些词) 应被解释为具有与它们在相关技术的环境下的含义相同的含义，除 非文中特别规定，不应以理想的或过于形式化的意义进行解释。
本领域技术人员当理解被配置成"邻近"另一特征的结构或 特征可能具有重叠于所述相邻特征之上或衬垫于所述相邻特征之下 的部分。
本发明的实施例特别适合用在基于氮化物的器件(如基于m族
氮化物的HEMT)中。文中所使用的词"III族氮化物"指那些在氮 和周期表中m族中的元素(通常是铝(Al)、镓(Ga)和/或铟(In)) 之间产生的半导体化合物。该词还表示三元和四元化合物(如AlGaN 和AlInGaN)。本领域技术人员所熟知，III族元素能与氮结合来产 生二元化合物(例如GaN)、三元化合物(例如AlGaN)和四元化 合物(例如AlInGaN)。这些化合物都具有其中一摩尔氮与总共一 摩尔的m族元素相结合的实验式。因此，经常用分子式(如Al,Ga^N (0《x<l ))来描述它们。 可利用本发明实施例的适于制作基于GaN的HEMT的结构和技 术^f支描述在以下文献中例如在共同转让的美国专利6316793和2001 年7月12日提交并在2002年6月6日出版的题目为"在基于氮化 镓的覆盖部分上具有栅接触部的氮化镓铝/氮化镓高电子迁移率晶体 管及其利记博彩app(ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME )，，的 2002/0066908A1号美国专利出版物；2002年11月14日出版的 Smorchkova等人的题目为"具有阻挡/间隔层的基于III族氮化物的 高电子迁移率晶体管(HEMT) (GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR( HEMT ) WITH BARRIER/SPACER LAYER)"的2002/0167023Al号美国专利出版 物；2003年7月11日提交的题目为"基于氮化物的晶体管以及用非 蚀刻接触凹入部制作这种晶体管的方法(NITRIDE-BASED TRANSISTORS AND METHODS OF FABRICATION THEREOF USING NON-ETCHED CONTACT RECESSES )"的10/617843号美 国专利申请；2004年2月5日提交的题目为"具有电荷迁移导致的 能量阻挡的氮化物异质结晶体管及其利记博彩app(NITRIDE HETEROJUNCTION TRANSISTORS HAVING CHARGE-TRANSFER INDUCED ENERGY BARRIERS AND METHODS OF FABRICATING THE SAME)"的10/772882号美国专利申请；2004年7月23曰提 交的题目为"制作具有覆盖层和凹入栅极的基于氮化物的晶体管的 方法(METHODSOF FABRICATING NITREDE-BASED TRANSISTORS WITH A CAP LAYER AND A RECESSED GATE)，， 的10/897726号美国专利申请；2004年5月20日提交的题目为"制 作具有再生欧姆接触部区的基于氮化物的晶体管的方法(METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS AND NITRIDE-BASED
TRANSISTORS HAVING REGRO丽 OHMIC CONTACT REGIONS)"的10/849617号美国专利申请；2004年5月20日提交 的题目为"具有混合沟道层、电流孔晶体管的半导体器件及其制作 方法(SEMICONDUCTOR DEVECE HAVING A HYBRID CHANNEL LAYER, CURRENT APERTURE TRANSISTORS AND METHODS OF FABRICATING SAME)"的10/849589号美国专利申请；以及2002 年7月23日提交并于2003年1月30日公布的题目为"绝缘栅极 ALG層GAN HEMT (INSULATING GATE ALGAN/GAN HEMT)，， 的2003/0020092号美国专利出版物，这里通过引用将这些^Hf全部 结合到本文中。
本发明的一些实施例提供了具有较高AlGaN浓度(如在远离阻 挡层的表面具有比AlGaN覆盖层的其它区域高的浓度)的AlGaN覆 盖层的基于氮化物的HEMT。因此，所述器件可用具有高浓度Al的 层来作为其外表面。与其外表面具有均匀Al浓度或减少的Al浓度 的传统器件相比，这种层可提高在进行处理和/或器件工作期间所述 器件的健壮性。例如，在所述表面上增加的Al浓度可能不容易受到 蚀刻或其它高温下的化学反应的影响，这是因为Al-N键比Ga-N键 强。
在本发明的特定实施例中，提供了在阻挡层上具有A1N覆盖层 的基于氮化物的HEMT。从而，所述器件可用具有高浓度Al的层来 作为其外表面，如前所述，与传统器件相比，这可提高在进行处理 和/或器件操作期间所述器件的健壮性。
在本发明另一些实施例中，基于氮化物的HEMT的覆盖层的外 表面用p型、n型或深层掺杂物进行掺杂，使得在所述覆盖层的远离 阻挡层的表面比所述覆盖层的其它区域有更高的掺杂物浓度。所述 覆盖层可为基于GaN的覆盖层。所述器件外表面上的掺杂物会偏集 到所述覆盖层中的位错部位，从而减少沿着所述位错部位的栅泄漏。 在位错上所述掺杂物会具有跟其在体单晶中时不同的特征。例如，
体单晶中的浅掺杂物在位错部位可具有深层的特征。因此，引用P
型、n型或深层掺杂物时，所说的是所述掺杂物在体单晶中的特征而 不是在位错部位的特征。在p型或深层掺杂物的场合更是如此。
本发明另 一些实施例为宽带隙半导体器件提供了石墨和/或非晶 的BN钝化层。如文中所使用的，宽带隙半导体器件是指包含具有大 于约2.5eV的带隙的半导体材料的器件。石墨和/或非晶的BN特别 适于用在基于GaN的器件，因为B与A1、 Ga和In等价，而N在两 种材料中都出现。因此，B和N都不M于GaN的结构中的掺杂物。 相反，Si是GaN中的掺杂物。因此，石墨和/或非晶的BN钝化层的 形成可减少来自Si迁移的GaN层的非预期掺杂的可能性。此外，所 述石墨和/或非晶的BN钝化层相对于传统钝化材料(如SiN或SiO,
等)来说可具有减少的自陷级、不同的陷阱能、不同的蚀刻选择性 和/或改善的退火性能。
本发明另一些实施例为III族氮化物器件提供了 SiC钝化层。所 述SiC钝化层相对于传统的钝化材料(如SiN或SiO,等)来说可具 有减少的自陷级、不同的陷阱能、不同的蚀刻选择性和/或改善的退 火性能。SiN、 SiON、 SiO,、 MgN等表示化学计量材料和/或非化学
计量材料。
本发明一些实施例的示范性器件在图1A到图6中作了示意il 明。因此，虽然文中参照凹入栅结构或非凹入栅结构对本发明的实 施例进行描述，但是本发明的另 一些实施例可包括或不包括栅极凹 入部。因此，本发明的实施例不应解释成限于本文描述的特定示范 性实施例，而是可包括具有如本文中所描述的覆盖层和/或钝化层的 任何合适的结构。
图1A和1B示出衬底10,该村底上可形成基于氮化物的器件。 在本发明的特定实施例中，所述衬底10可为半绝缘的碳化硅(SiC) 村底，所述碳化硅村底可为例如4H多型碳化硅。其它碳化硅候选多 型包括3C、 6H和15R多型。词"半绝缘"用于描述性而不是《吏用
其绝对意义。在本发明的特定实施例中，所迷碳化硅体单晶在室温
下具有等于或大于约1 x 105Q-cm的电阻系数。
所述衬底10上可设置可选的緩冲层、晶核形成层和/或过渡层(图 中未示出)。例如，可设置A1N緩冲层以在碳化硅村底和所述器件 的其余部分之间实现适当的晶体结构转变。此外，还可设置应变平 衡过渡层，如在以下文献中所描述的例如，共同转让的2002年7 月19日提交并于2003年6月5日公布的题目为"应变平衡的氮化 物异质结晶体管和制作应变平衡的氮化物异质结晶体管的方法 ( STRAIN BALANCED NITRIDE HETRO腿CT腿 TRANSISTORS AND METHODS OF FABRICATING STRAIN BALANCED NITRIDE HETEROJUNCTION TRANSISTORS )"的 2003/0102482Al号美国专利出版物或2002年7月19日提交并于2004 年1月22日公布的题目为"应变补偿的半导体结构和制作应变补偿
STRUCTURES AND METHODS OF FABRICATING STRAIN COMPENSATED SEMICONDUCTOR STRUCTURES )" 的 2004/0012015A1号美国专利出版物，所述公开通过引用4皮结合到本 文中，如同在本文中作了充分说明。
适当的SiC衬底由例如本发明的受让人Durham,N.C的Cree公 司生产，而生产方法^皮描述在例如，Re.34861、 4946547、 5200022 和6218680号美国专利中，所述专利的内容通过引用被整体结合到 本文中。同样，III族氮化物的外延生长法已,支描述在例如5210051、 5393993、 5523589和5592501号美国专利中，所述专利的内容也通 过引用^皮整体结合到本文中。
虽然碳化硅可被用作衬底材料，但是本发明的实施例可利用任 何合适的衬底，如蓝宝石、氮化铝、氮化镓铝、氮化镓、硅、GaAs、 LGO、 ZnO、 LAO、 InP等。在一些实施例中，还可形成适当的緩冲 层。
返回图1A和IB,在衬底10上设置沟道层20。沟道层20可用
如前所迷的緩冲层、过渡层和/或晶核形成层淀积在所迷衬底10上。所述沟道层20可处于压应变下。此外，所述沟道层和/或緩冲晶核形MBE或HVPE)来淀积。在本发明的一些实施例中，所述沟道层20是III族氮化物，如 Al,Ga^N,其中0《x<l,假设在所述沟道和阻挡层之间的界面上， 所述沟道层20的导带边缘小于阻挡层22的导带边缘。在本发明的 某些实施例中，x-0表示所述沟道层20是GaN。所述沟道层20还可 为诸如InGaN、 AlInGaN等其它III族氮化物。所述沟道层20可为不 掺杂的(非预期掺杂的)并可生长到大于约20A的厚度。所述沟道 层20也可为多层结构，例如GaN、 AlGaN等的超点阵结构或组合。阻挡层22设在沟道层20上。所述沟道层20的带隙可小于所述 阻挡层22的带隙并且还可具有比所述阻挡层22大的电子亲合势。 所述阻挡层22可淀积在所述沟道层20上。在本发明的某些实施例 中，所述阻挡层22;UI"度在约0.1nm和40nm之间的A1N、 AlInN、 AlGaN或AlInGaN。本发明的某些实施例的层的例如描述于 Smorchkova等人的题目为"具有阻挡/间隔层的基于III族氮化物的 高电子迁移率晶体管(HEMT) (GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR ( HEMT ) WITH BARRIER/SPACER LAYER)"的2002/0167023Al号美国专利出版 物中，该公开通过引用而结合到本文中，如同在文中作了充分阐述。 在本发明的特定实施例中，所述阻挡层22足够厚且具有足够高的Al 成分和掺杂，以通过极化效应在所述沟道层20和所述阻挡层22之 间的界面上产生显著的栽体浓度。同时，所述阻挡层22应足够厚以 减少或最小化由于在阻挡层22和覆盖层24之间的界面上淀积的电 离杂质或缺陷而在所述沟道中产生的电子散射。所述阻挡层22可为III族氮化物，并具有比所述沟道层20的带 隙大的带隙，以及比所述沟道层20小的电子亲合势。因此，在本
发明的某些实施例中，所述阻挡层22是AlGaN、 AlInGaN和/或A1N 或这些层的组合。例如，所述阻挡层22的厚度可从约O.lnm至约40nm 厚，但不能厚到导致其中产生破裂或实质性缺陷的程度。在本发明 的某些实施例中，阻挡层22不掺杂或用n型的掺杂物掺杂到小于约 1019cm-3的浓度。在本发明的一些实施例中，阻挡层22是Al,Ga^N， 其中0<x<l。在特定实施例中，铝浓度是约25%。但是，在本发明 另一些实施例中，阻挡层22包含铝浓度在约5%和约100%之间的 AlGaN。在本发明的特定实施例中，所述铝浓度大于约10%。
图1A还说明了阻挡层22上的覆盖层24,栅极32在穿过所述覆 盖层24的凹入部36中。图1B还示出了阻挡层22上的覆盖层24'， 栅极32在所述覆盖层24，上。在本发明的一些实施例中，所述覆盖 层24、 24，是非均匀成分的AlGaN层。所述覆盖层24、 24，将器件的 上(外)表面实际上移开所述沟道，这可减少该表面的影响。所述 覆盖层24、 24，可为形成在所述阻挡层22上的壳层，并可外延生长 和/或通过淀积来形成。通常，所述覆盖层24、 24，可具有从约2nm 至约500nm的厚度。
在本发明的一些实施例中，所述覆盖层24、 24，可为緩变的AlGaN 层。所述覆盖层24、 24，具有远离阻挡层22的外表面25,其中，邻 近所述表面的覆盖层24、 24，中的铝量大于所述覆盖层24、 24，内部 区域中的铝量。例如，所述覆盖层24、 24，可在所述表面25处具有 笫一铝量，在所述覆盖层24、 24，的内部区域具有第二铝量，其中， 笫一铝量大于第二铝量。所述覆盖层24、 24，还可在所述覆盖层24、 24，和所述阻挡层22之间的表面处具有第三铝量。所述第三铝量可大 于、小于或等于所述第一铝量。在本发明的特定实施例中，AlGaN 覆盖层24、 24，包括在表面25处的第一区域的Al,Ga^XN,其中x<
1，在所述覆盖层24、 24，内部区域中的第二区域的Al》Ga^N，其中
y<x。在一些实施例中，x从约0.3至约1。在另一些实施例中，y从 约0至约0.9。在特定实施例中，AlGaN覆盖层24、 24，包括在阻挡
层22和覆盖层24、 24，之间的界面处第三区域的Al,Ga^N，其中z 《l且z-y。此外，z可大于y。例如，在本发明的一些实施例中，A1N 层可作为阻挡层或邻近所迷阻挡层的覆盖层的一部分来设置。在这 种情况下，所述覆盖层24、 24，可包括从z到y和从y到x的緩变的 Al浓度。在本发明的栅极凹入而贯穿覆盖层24的特定实施例中，较 高的铝浓度延续而进入所述覆盖层24的约30A至1000A处。在本发 明的栅极在所述覆盖层24，上的特定实施例中，较高的铝浓度延续而 进入所述覆盖层24的约2.5A至约100A处。
所述覆盖层24、 24，可用传统的外延生长法形成，其中较高的A1 浓度在所述覆盖层24、 24，的生长终止期间形成。从而，例如，所述 覆盖层24、 24，可通过MOCVD生长在生长终止前或终止期间增加Al 源来形成。
如图1A和1B进一步示出，欧姆接触部30设在阻挡层22上。 可用图案掩摸和蚀刻处理来暴露下面的阻挡层22。在本发明的一些 实施例中，所述蚀刻可为低破坏性蚀刻。在本发明的一些实施例中， 所述蚀刻是用UV照射的强碱性(如KOH)的湿蚀刻。在另一些实 施例中，所述蚀刻是千蚀刻。用于III族氮化物的低破坏性蚀刻技术 例如包括反应性离子蚀刻以外的蚀刻技术(如使用Cl2 、 BC13 、 CC12F2
和/或其它氯化物的感应耦合等离子体和/或电子回旋加速器谐振 (ECR)和/或没有等离子体的DC成分的下游等离子蚀刻)。如图1A 和1B所进一步示出，欧姆金属被图案化为在退火后形成欧姆接触部 30的欧姆接触材料图案。虽然在图1A和1B中以凹入部形式作了说 明，但在本发明的一些实施例中，所述欧姆4妻触部30不需要凹入部。 如图1A所示，栅极凹入部还可穿过所述覆盖层24以暴露阻挡 层22的一部分。在本发明的一些实施例中，所述凹入部36形成为 延续而进入阻挡层22。所述凹入部36可延续而进入阻挡层22，以 (例如)调整所述期间的诸如极限电压、频率性能等性能特征。如 前所述，所述凹入部可用掩摸或蚀刻处理来形成。在特定实施例中，
在所述欧姆接触部30提供源接触部和漏接触部处，所述凹入部可在部32离所述源4妄触部比离所述漏接触部更近。栅接触部32在凹入部中形成并接触所述阻挡层22的暴露部分。 所述栅接触部可为"T"形栅极(如图1A所示)并可用传统的制作 工艺来制作。所述4t接触部32还可在所述覆盖层24，上形成(如图1B 所示)并可用传统的制作工艺来制作。合适的栅极材料取决于所述 阻挡层的成分，但是在某些实施例中，可使用可对基于氮化物的半 导体材料形成肖特基接触的传统材料，如Ni、 Pt、 NiSk、 Cu、 Pd、 Cr、 W和/或WSiN。如下所述的传统钝化层或BN钝化层也可在图1A和1B所示的 结构上形成。例如，SiN层以及在另一些实施例中极薄的SiN层可临 场形成。还可利用MgN钝化层，所述钝化层在题目为"具有受控电 导率的半导体材料和器件的制作(FABRICATION OF SEMICONDUCTOR MATERIALS AND DEVICES WITH CONTROLLED ELECTRICAL CONDUCTIVITY)"的6498111号美 国专利中被描述，该专利通过引用而结合到本文中，如同将其整体 阐明一样。作为可选方案，包含所迷钝化层的结构的退火可在氧气 环境下进行，以将氢从所述层中去除并改变表面状态和/或将氧加到 所述表面。若氧气退火完成，则所述退火可按不显著氧化在钝化层和下面的m族氮化物层之间的层的方式进行。例如，在本发明的一 些实施例中，所述退火可在约ioo'c至约iooo'c的温度下进行，并 且退火的时间持续约10秒至约i小时。含氧环境可为纯氧、氮氧混 合、氧气与其它气体(如氩)的混合、氧气与干燥空气、co、 co2、NO、 NC^和/或臭氧的混合。用于提供含氧环境的气体可不含氢，以 不将氢混入所述钝化层。作为可选的或附加的方案，退火也可在D2 或。20中进行。根据本发明实施例的晶体管可利用结合于本文的专利申请和专
利中所讨论的那些技术来制作，包括例如，如2004年5月20日 提交的题目为"具有再生欧姆接触部区的基于氮化物的晶体管的制 作方法 (METHOD OF FABRICATING NITRIDE-BASED TRANSISTORS HAVING REGRO丽OHMIC CONTACT REGIONS AND NITRIDE-BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS)"的10/849617号美国专利和2004 年7月23日提交的题目为"具有覆盖层和凹入栅极的基于氮化物的 晶体管的利记博彩app(METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS WITH A CAP LAYER AND A RECESSED GATE)，， 的10/897726号美国专利申请中所讨论的，它们通过引用而被结合到 本文中，如同在文中作了全面描述。
图2A和2B说明了本发明另一些实施例的具有覆盖层34、 34，的 高电子迁移率晶体管。如前面参照图IA和IB所讨论的，可设有衬 底10、沟道层20、阻挡层22、欧姆接触部30和棚4妄触部32。如图 2A和2B所示，覆盖层34、 34，包括在其外表面上或接近其外表面的 掺杂区40。覆盖层34、 34，可为基于GaN的覆盖层(如GaN和/或GaAlN 等)，例如通过引用结合于本文的专利和专利申请所讨论的。在本 发明的一些实施例中，所述掺杂区40用p型掺杂物(如Mg、 Be、 Zn、 Ca和/或C等)来掺杂。在本发明另一些实施例中，所述掺杂区40 用n型掺杂物(如Si、 Ge和/或O等)来掺杂。在本发明的另一些 实施例中，所述掺杂区40用深层掺杂物(如Fe、 C、 V、 Cr、 Mn、 Ni和/或Co等)来掺杂。所述掺杂物可在覆盖层34、 34，的淀积或生 长期间进入覆盖层34中，或可随后例如用离子注入来注入。在本发 明的一些实施例中，覆盖层34具有被加入到整个覆盖层34、 34，的 掺杂物。在这种情况下，所述掺杂区40可实现为具有超过覆盖层34、 34，的其余部分的掺杂物浓度的掺杂物浓度增加区域。共掺杂m族氮 化物材料的技术在例如2004年1月7日提交的题目为"用于在半绝 缘III族氮化物中的费米级控制的共同掺杂(CO-DOPING FOR FERMI LEVEL CONTROL IN SEMI-INSULATING GROUP III NITRIDES )，，
的10/752970号美国专利申请中作了 了描述，所述申请通过引用而结 合到本文中，如同整体作了阐述一样。
在本发明的所述掺杂物是n型掺杂物的实施例中，所述n型掺 杂物可为Si、 Ge或O。在本发明的没有栅极凹入部的特定实施例中， 所述掺杂区40延续而进入覆盖层34中约2.5A至约50A处。在本发 明具有栅极凹入部的特定实施例中，所述掺杂区40延续而进入覆盖 层34，中约20A至约5000A处。用n型掺杂物，没有栅极凹入部的 实施例中的掺杂区40可形成从约1018至约10"cn^的掺杂物浓度， 并且若提供栅极凹入部，则可进行超过10"cm-s的更重的掺杂。在本 发明的特定实施例中，所述掺杂区40可为在覆盖层34、 34，的表面 上或接近覆盖层34、 34，的表面的一个或多个A掺杂区，并可例如具 有从约10"至约1015cm-2的掺杂物浓度。如本文中所用的，若A掺杂 区在所述表面的约5A内，则说它在所述表面上，而若A掺杂区在所 述表面的约50A内，则说它接近所迷表面。在本发明的特定实施例 中，所述掺杂物是延续而进入覆盖层34、 34，中约20A处的O。 N型 掺杂物可用于屏蔽所述沟道区域的表面状态并将表面能级固定在可 预测的和想要的等级上以减少和/或最小化陷阱效应。掺杂等级应足 够高以成为没有凹入栅极的实施例中的优势"面"状态，但不要高 到产生过多的电流泄漏路径的程度。
在另一些实施例中，所述掺杂区40是用p型掺杂物掺杂的区域。 在本发明没有栅极凹入部的特定实施例中，所述掺杂区40延续而进 入所述掺杂区40延续而进入覆盖层34内约2.5A至约100A处。在 本发明具有栅极凹入部的特定实施例中，所述掺杂区40延续而进入 覆盖层34，内约30A至约5000A处。用p型掺杂物，所述掺杂区40 可提供从约1016至约1(Pcm'3的掺杂物浓度。所述p型掺杂物可为 Mg、 Be、 Zn、 Ca和/或C。在本发明的特定实施例中，所述掺杂区 可为在覆盖层34、 34，的表面上或接近覆盖层34、 34，表面的一个或 多个A掺杂区，并可例如具有从约1011至约1015cm-2的掺杂物浓度。
P型掺杂物可用来将沟道区域与的表面状态隔开，并将表面能级钉扎
(pin)在可预测的和想要的等级上，以减少和/或最小化陷阱效应并 减少泄漏电流。掺杂等级应足够高以减少没有凹入栅极的实施例中 的泄漏电流并成为优势"面"状态，但不要高到以致由于变成导电 层而产生引入陷阱或泄漏路径的程度。然而，在本发明具有凹入栅 极的特定实施例中，例如图2B所示的，若在覆盖层34，和栅接触部 32之间设有绝缘区(如SiN层或间隙)，则可提供高等级的p型掺 杂物以使所述覆盖层34，可作为导电层设置。
此外，在本发明的某些实施例中，所述掺杂区40可用p型掺杂 物掺杂，以在所述掺杂区和所述覆盖层34之间产生p-n结，并且所 述栅接触部32直接在所述掺杂区40上产生，以产生结型HEMT
(JHEMT)。在这种情况下，所述掺杂区40不会延续而进入欧姆接 触部30，所述欧姆4妻触部30可由绝缘区域(如SiN层或间隙)与所 述掺杂区隔离。
在另 一些实施例中，所述掺杂区40是用深层掺杂物掺杂的区域。 在本发明没有栅极凹入部的特定实施例中，所述掺杂区40延续而进 入覆盖层34中约2.5A至约100A处。在本发明有栅极凹入部的特定 实施例中，所述掺杂区40延续而进入覆盖层34，中约30A至约5000A 处。用深层掺杂物，所述掺杂区40可提供从约1016至约1(Fcm-s的 掺杂物浓度。所述深层掺杂物可为Fe、 C、 Cr、 Mn、 Ni、 Co或其它 稀土元素。深层掺杂物可用来将所述沟道区域与表面状态隔开，并 将表面能级钉扎在可预测的和想要的等级上，以减少和/或最小化陷 阱效应并减少泄漏电流。掺杂等级应足够高以减少没有凹入4册才及的 实施例中的泄漏电流并成为优势"面"状态，但不要高到导致显著 陷阱效应的程度。
图3A和3B说明了本发明 一些实施例的含有石墨的或非晶的BN 钝化层的电子器件。如前面参照图1A、 1B和/或2A、 2B所讨论的， 可设置衬底10、沟道层20、阻挡层22、欧姆接触部30和栅接触部
32。如图3A和3B所示，石墨的或非晶的BN钝化层100、 IOO，设在 所述器件的暴露表面上。在本发明的特定实施例中，所述石墨的BN 钝化层100、 100，是非单晶层。所述石墨的或非晶的BN钝化层可作 为单层或多层设置，并可与其它材料(如SiN或SiOx)的层结合。 在本发明所述栅极不凹陷的所述BN钝化层100，的特定实施例中， 所述BN钝化层100，可具有约2A至约100A的厚度。因此，在图3B 所示的实施例中，可提供MISHEMT。此外，如前所述，所述栅极可 凹入或穿过所述覆盖层24,如例如图1A和2B所示，并且所述BN 钝化层100、 IOO，可延续而进入所述覆盖层24中的凹入部，延续到 所述阻挡层22上或可终止于所述栅接触部32。因此，在本发明的 一些实施例中，MISHEMT可设有凹入栅极。
用于形成石墨和/或非晶的BN的技术(如通过MOCVD)为本 领域技术人员所公知，因此文中不需进一步描述。例如，BN层可通 过在载体气体中使TEB和NH3流动来产生。然而，所述石墨的/非晶 的BN钝化层100的形成应在低于在其上形成所述钝化层100的底层 结构的分解温度的温度下进行。因此，例如，对基于GaN的结构， 所述石墨和/或非晶的BN钝化层IOO应在低于约IIOO摄氏度的温度 下产生，且在一些实施例中低于约950°C。如前所述，在一些实施例 中，所述钝化层100可随后进行退火处理。
图4A和4B说明本发明一些实施例的含有SiC钝化层的电子器 件。如前面参照图1A、 1B和/或2A、 2B所讨论的，可设有衬底IO、 沟道层20、阻挡层22、欧姆冲妄触部30和栅接触部32。如图4A和4B 所示，SiC钝化层110、 IIO，设在所述器件的暴露的表面上。在本发 明的特定实施例中，所述SiC钝化层llO、 IIO，是非单晶层。在本发 明的一些实施例中，所述SiC钝化层llO、 110，是绝缘的或p型SiC。 若所述SiC钝化层110，是p型SiC,则可在所述SiC钝化层110、 110， 和所述欧姆接触部32之间提供绝缘区域(如SiN层或间隙)。在本 发明的一些实施例中，所述SiC钝化层llO、 110，是3CSiC，因为3C
SiC可用低温工艺在同轴(0001 )六方晶格材料上形成。所述SiC钝 化层110、 110，可设置成单层或多层并可与其它材料(如SiN或SiO" 的层结合。在本发明的特定实施例中，所述^IH及凹入而贯穿所述SiC 钝化层110，所述SiC钝化层110可具有约3A至约lum的厚度。在 本发明的特定实施例中，所述栅极不凹入而贯穿所述SiC钝化层 110，，所述SiC钝化层IIO，可具有约2A至约100A的厚度。因此， 在图4B所示的实施例中，可提供MISHEMT。此外，如前所述，所 述栅极可凹入或穿过所述覆盖层24,例如图1A和2B所示，并且所 述SiC钝化层110、 IIO，可延续而进入所述覆盖层24的凹入部，延 续而进入所述凹入部中并延续到所述阻挡层22上，或可终止于所述 栅接触部32。因此，在本发明的一些实施例中，MISHEMT可用凹 入栅极来实现。
用于形成SiC层的技术为本领域技术人员所公知，因此文中不 需进一步描述。然而，所述SiC钝化层110的形成应在低于其上形 成所述钝化层110底层结构的分解温度的温度下进行。因此，例如， 对基于GaN的结构，所述SiC钝化层100应在低于约IIO(TC的温度 下产生，并且在一些实施例中低于约950'C。用于在这样的低温下形 成SiC层的技术可包括用例如Sil^和(:3118作为Si和C源的CVD或 PECVD，或甚低温溅镀。此外，所迷SiC层可用杂质掺杂来控制所 述SiC层钝化层110的性质。例如n型SiC可用N掺杂，p型SiC 可用A1和/或B来掺杂，而绝缘SiC可用V或Fe来掺杂。如前所述， 在一些实施例中，随后可对所述钝化层100进行退火处理。
尽管图3A、 3B和4A、 4B说明了覆盖层24上的钝化层100、 100， 和110、 110，，但是也可设置其它覆盖层(如覆盖层34、传统的单覆 盖层或多覆盖层)，或不设置覆盖层。例如，所述钝化层100、 100， 和110、 110，可与其外表面包含A1N层的覆盖层结合使用，使所述棘 化层设在所述A1N层上。因此，石墨的或非晶的BN钝化层100、 100， 或SiC钝化层110、 110，的使用不应被视为限于图3A、 3B和图4A、
4B所示的特定结构，而是可在任何III族氮化物半导体器件或其它宽 带隙半导体器件上使用。
虽然已参照栅极直接在阻挡层或覆盖层之上的HEMT结构对本 发明的实施例作了描述，但是在本发明的一些实施例中，也可在所 述栅极和所述阻挡层或覆盖层之间提供绝缘层。因此，在本发明的 一些实施例中，可提供绝缘栅极HEMT，例如，如Parikh等人的题 目为"绝缘栅极ALG層GAN HEMT ( INSULATING GATE ALGAN/GAN HEMT)"的2003/0020092号美国专利出版物中所描 述的，该文通过引用结合到本文中，如同在本文中充分阐明一样。 在一些实施例中，所述绝缘层可为石墨和/或非晶的BN。
图5A和5B说明了本发明的含有A1N覆盖层54、 54，的另一些 实施例。图5A还说明了阻挡层22上的A1N覆盖层54，凹入栅极32 穿过所述A1N覆盖层54。图5B还说明了阻挡层22上的A1N覆盖层 54，，栅极32在所述A1N覆盖层54，上。所述覆盖层54、 54，将所迷 器件的上(外)表面实际上移离所述沟道，这可减少所述表面的影 响。此外，所述A1N覆盖层54、 54，可提供改善的化学稳定性并保护 底层，由于Al-N键比Ga-N键强，所述A1N覆盖层54、 54，可能不 易受蚀刻和高温下其它化学反应的影响。
所述A1N覆盖层54、 54，可为在阻挡层22上形成的壳层，可外 延生长和/或通过淀积来形成。通常，所述A1N覆盖层54、 54，可具 有约0.2nm至约500nm的厚度。在本发明的栅极凹入而贯穿所述A1N 覆盖层54的特定实施例中，所述A1N覆盖层54具有约IOA至约5000A 的厚度。在本发明的在所述A1N覆盖层54上设有栅极的特定实施例 中，所述A1N覆盖层54具有约2A至约50A的厚度。
所述A1N覆盖层54、 54，可用传统的外延生长法通过在所述覆 盖层22的生长终止期间停止Ga源来设置。因此，例如，所述A1N 覆盖层54、 54，可用MOCVD生长通过在生长终止之前或终止期间停 止Ga源来设置。
图6说明了本发明的另一些实施例，其中保护层64设在阻挡层 22上。如图6所示，欧姆接触部设在所述保护层64上。栅接触部32 也可设在所述保护层64上。在本发明的某些实施例中，所述欧姆接 触部30直接设在所述保护层64上并且所述栅接触部32也可直接设 在所述保护层64上。
所述保护层64可为在所述欧姆接触部30和所述栅接触部32形 成前淀积的SiN层。作为可选方案，所述保护层64也可为BN层或 MgN层。MgN可能尤其适于与p型器件一起使用，因为可在欧姆接 触材料一经退火后就进行补充掺杂。所述保护层64可为单层结构， 如单层的SiN、 MgN或BN层，或在一些实施例中，保护层64可i殳 为多层，如SiN层和AlN层。
所述保护层64可具有约10-的厚度，在一些实施例中， 可具有约一个单层的厚度。因为所述保护层64 4艮薄，所以不需要将 所述欧姆接触部凹入而贯穿所述保护层64。与没有这种保护层的器 件相比，可通过更好的表面状态控制和更低的栅泄漏电流提高可靠 性。
保护层64可与阻挡层的形成一样临场形成。因为所述保护层64 非常薄，所以除了提供Si源、B源或Mg源之外，基本上没有附加 的制作成本，并且只需要很短的附加生长时间就可淀积该薄的保护 层64。此外，因为所述保护层64很薄，所以不许要附加的步骤来形 成栅极和/或欧姆接触部的凹入部。
尽管本文已参照特定的HEMT结构对本发明实施例作了描述， 但是本发明不应^f皮解释成限于这些结构。例如，附加的层可包含在 HEMT器件中而仍然从本发明的教导中获益。这些附加的层可包括 GaN覆盖层，如例如Yu等人的题目为"在III族氮化物中通过压电 效应进行的肖特基阻挡i殳计"(Schottky barrier engineering in III-V nitrides via the piezoelectric effect, Applied Physics Letters, Vol.73, No.13, 1998)或2001年12月提交并于2002年6月6日^>开的题
目为"在基于氮化镓的覆盖部分上具有栅接触部的氮化镓铝/氮化镓
高电子迁移率晶体管及其利记博彩app"(ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHOD OF FABRICATING SAME)的2002/0066908A1号美国专利出版物中所 描述的，该文通过引用而结合到本文中，如同在本文中充分阐述一 样。在一些实施例中，为产生MISHEMT和/或钝化表面，可淀积绝 缘层(如SiN、 ONO结构或相对高质量的A1N)。所述附加的层还 可包括结构緩变的的转换层。
此外，所述阻挡层22还可采用多层结构的形式，如前述的 2002/0167023A1号美国专利出版物中所述。因此，本发明的实施例 不应视为限于所述单层结构的阻挡层，而是可包括例如含有GaN、 AlGaN和/或A1N层的组合的阻挡层。例如，GaN、 AIN结构可用于 减少或防止合金散射。因此，本发明的实施例可包括基于氮化物的 阻挡层，所述基于氮化物的阻挡层可包括基于AlGaN的阻挡层、基 于A1N的阻挡层以及它们的组合。
以上参照凹入而贯穿各种覆盖层的欧姆接触部30对本发明的实 施例进行了描述，但是在本发明的某些实施例中，所述欧姆接触部30 设在所述覆盖层上或只部分凹入到所述覆盖层中。因此，本发明的 实施例不应视为限于具有凹入而贯穿所述覆盖层的欧姆接触部的结 构。
在附图和说明书中公开了本发明的典型实施例，并且，虽然有 特定的用词，但它们只是以一般的描述意义使用，而不是为了限制 目的。
权利要求
1.一种III族氮化物高电子迁移率晶体管，包括基于III族氮化物的沟道层；所述沟道层上的基于III族氮化物的阻挡层；以及所述阻挡层上的基于不均匀成分AlGaN的覆盖层，且所述覆盖层在与远离阻挡层的覆盖层表面临近处具有比基于AlGaN的覆盖层内的区域中高的Al浓度。
2. 如权利要求1所述的晶体管，还包括凹入所述基于AlGaN 的覆盖层的栅接触部，其中，较高的Al浓度延续而进入所述覆盖层约 30A至约IOOOA处。
3. 如权利要求1所述的晶体管，还包括在所述基于AlGaN的 覆盖层上且不凹入所述基于AlGaN的覆盖层的栅接触部，其中，较高 Al浓度延续而进入所述覆盖层约2.5A至约100A处。
4. 如权利要求1所述的晶体管，其中所述基于AlGaN的覆盖 层包含与远离所述阻挡层的覆盖层表面临近的AlxGa^N第一区域，其 中x<l,以及在所述基于AlGaN的覆盖层内的AlyGa^N第二区域， 其中y<l、 y<x。
5. 如权利要求4所述的晶体管，其中x从约0.3至约l，而y 从约0.2至约0.9。
6. 如权利要求4所述的晶体管，其中所述基于AlGaN的覆盖 层还包含在所述阻挡层和所述基于AlGaN的覆盖层之间的界面处的 AlzGa^N第三区域，其中z〈l且訂。
7. 如权利要求6所述的晶体管，其中z>y。
8. 如权利要求7所述的晶体管，其中z>x。
9. 如权利要求6所述的晶体管，其中z《x。
10. 如权利要求1所述的晶体管，其中所述沟道层包含GaN层， 所述阻挡层包含AlGaN层，而所述覆盖层包含AlGaN层。
11. 一种ra族氮化物高电子迁移率晶体管，包括 基于m族氮化物的沟道层； 所述沟道层上的基于m族氮化物的阻挡层；以及 所述阻挡层上的基于m族氮化物的覆盖层，且所述覆盖层具有与远离所述阻挡层的覆盖层表面临近的掺杂区。
12. 如权利要求ll所述的晶体管，其中所述掺杂区包含用n型 掺杂物掺杂的区域。
13. 如权利要求12所述的晶体管，其中所述n型掺杂物包舍Si、 Ge和/或O。
14. 如权利要求12所述的晶体管，还包括在所迷覆盖层上且不 凹入所述覆盖层的栅接触部，其中，所述掺杂区延续而进入所述覆盖 层约2.5A至约50A处。
15. 如权利要求12所述的晶体管，还包括凹入所述覆盖层的栅 接触部，其中，所述掺杂区延续而进入所述覆盖层约20A至约5000A 处。
16. 如权利要求12所述的晶体管，其中所述掺杂区提供从约 1018至约10"cm-3的掺杂物浓度。
17. 如权利要求12所述的晶体管，其中所述掺杂区包含一个或 多个在或接近所述覆盖层表面的A掺杂区。
18. 如权利要求17所述的晶体管，其中所述一个或多个A掺杂 区具有从约IO"至约10"cm々的掺杂物浓度。
19. 如权利要求12所述的晶体管，其中所塑n型掺杂物包含O 且所述掺杂区延续而进入所M盖层约20A处。
20.如权利要求11所述的晶体管，其中所述掺杂区包含用p型 掺杂物掺杂的区域。
21.如权利要求20所述的晶体管，还包括在所述覆盖层上且不 凹入所述覆盖层的栅接触部，其中，所述掺杂区延续而进入所述覆盖 层约2.5A至约50A处。
22. 如权利要求20所述的晶体管，还包括凹入所述覆盖层的栅接 触部，其中，所述掺杂区延续而进入所述覆盖层约30人至约5000A处。
23. 如权利要求20所迷的晶体管，其中所述p型掺杂物提供从 约1016至约10"cn^的掺杂物浓度。
24. 如权利要求20所述的晶体管，其中所述p型掺杂物包含 Mg、 Be、 Zn、 Ca和/或C。
25. 如权利要求20所述的晶体管，其中所述掺杂区包含一个或 多个在或接近所述覆盖层表面的A掺杂区。
26. 如权利要求25所述的晶体管，其中所述A掺杂区具有从约 IO"至约10"cn^的掺杂物浓度。
27. 如权利要求20所述的晶体管，还包括 在所述覆盖层中的凹入部；在所述凹入部中且不直接接触所述覆盖层的栅接触部；并且 其中，p型掺杂物浓度在所述覆盖层中形成导电区域。
28. 如权利要求20所述的晶体管，还包括在所述凹入部的側壁 上的绝缘层，其中，所述栅接触部在所述凹入部中的绝缘层上。
29. 如权利要求20所述的晶体管，其中所述掺杂区与所述覆盖 层形成p-n结，且所述栅接触部直接在所述掺杂区上。
30. 如权利要求11所述的晶体管，其中所述摻杂区包含用深层 掺杂物进行掺杂的区域。
31. 如权利要求30所述的晶体管，还包括在所述覆盖层上且不 凹入所述覆盖层的栅接触部，其中，所述掺杂区延续而进入所述覆盖 层约2.5A至约IOOA处。
32. 如权利要求30所述的晶体管，还包括凹入所迷覆盖层的栅 #触部，其中，所述掺杂区延续而进入所述覆盖层约30A至约5000A 处。
33. 如权利要求30所述的晶体管，其中所述深层掺杂物提供从 约1016至约1022cm-3的掺杂物浓度。
34. 如权利要求30所述的晶体管，其中所述深层掺杂物包含Fe、 C、 V、 Cr、 Mn、 Ni、 Co和/或其他稀土元素。
35. 如权利要求ll所述的晶体管，其中所述掺杂区包含第一掺 杂区，且所述覆盖层还包含在所述阻挡层和第一掺杂区之间的第二掺 杂区，笫二掺杂区的掺杂物浓度低于第一掺杂区的掺杂物浓度。
36. 如权利要求35所述的晶体管，其中第二掺杂区包含不在第 一摻杂区中的覆盖层的剩余部分。
37. 如权利要求ll所述的晶体管，其中所述覆盖层用n型掺杂 物、p型掺杂物和深层掺杂物中的至少两种进行掺杂。
38. 如权利要求11所述的晶体管，其中所迷沟道层包含GaN 层，所述阻挡层包含AlGaN层，而所述覆盖层包含GaN或AlGaN层。
39. —种制作m族氮化物高电子迁移率晶体管的方法，包括 形成基于III族氮化物的沟道层； 在所述沟道层上形成基于III族氮化物的阻挡层；以及 在所述阻挡层上形成基于不均匀成分AlGaN的覆盖层，且所述覆盖层在远离阻挡层的覆盖层表面处具有比基于AlGaN的覆盖层内的区 域中高的Al浓度。
40. 如权利要求39所述的方法，其中，形成基于不均匀成分AlGaN 的覆盖层的步骤包含形成临近所述覆盖层表面的AlxGa^N第一区域，其中x《1,以及形成在所述基于AlGaN的覆盖层内的AlyGa^N第二区域，其中 y<l且y〈x。
41. 一种制作III族氮化物高电子迁移率晶体管的方法，包括 形成基于m族氮化物的沟道层； 在所述沟道层上形成基于III族氮化物的阻挡层；以及在所述阻挡层上形成基于m族氮化物的覆盖层，且所述覆盖层具 有与远离所述阻挡层的覆盖层表面临近的掺杂区。
42. 如权利要求41所述的方法，其中所述掺杂区用n型掺杂物、 p型掺杂物和/或深层掺杂物进行摻杂。
43. —种将宽带隙半导体器件表面钝化的方法，包括在所述宽 带隙半导体器件的宽带隙半导体材料的区域的至少 一部分表面上形成 石墨和/或非晶BN层。
44. 如权利要求43所述的方法，其中所述宽带隙半导体器件包 括III族氮化物半导体器件。
45. 如权利要求43所述的方法，其中所述宽带隙半导体器件包 括基于GaN的半导体器件。
46. 如权利要求43所述的方法，其中所述宽带隙半导体器件包 括m族氮化物高电子迁移率晶体管。
47. 如权利要求43所述的方法，其中石墨和/或非晶BN层的形温度下进行。
48. 如权利要求43所述的方法，其中石墨和/或非晶BN层的形 成在低于约1100。C的温度下进行。
49. 如权利要求43所述的方法，其中石墨和/或非晶BN层的形 成在低于约1000。C的温度下进行。
50. 如权利要求43所述的方法，其中石墨和/或非晶BN层的形 成在低于约900。C的温度下进行。
51. 如权利要求43所述的方法，其中所述BN层被形成为非单曰曰
52. 如权利要求43所述的方法，其中所述石墨和/或非晶BN层 形成为约3A至约lnm的厚度。
53. 如权利要求43所述的方法，其中形成石墨和/或非晶BN层 的步骤包含用载气使TEB和NH3流动。
54. —种用于宽带隙半导体器件的钝化结构，包括在所述宽带 隙半导体器件的宽带隙半导体材料的区域的至少一部分表面上的石墨 和/或非晶BN层。
55. 如权利要求54所述的钝化结构，其中所述宽带隙半导体器 件包括III族氮化物半导体器件。
56. —种钝化III族氮化物半导体器件表面的方法，包括在所述 III族氮化物半导体器件的III族氮化物半导体材料的区域的至少一部 分表面上形成SiC层。
57. 如权利要求56所述的方法，其中所述m族氮化物半导体 器件包括基于GaN的半导体器件。
58. 如;f又利要求56所述的方法，其中所述III族氮化物半导体 器件包括III族氮化物高电子迁移率晶体管。
59. 如权利要求56所述的方法，其中SiC层的形成在低于所述 III族氮化物半导体器件中的III族氮化物半导体材料的分解温度的温 度下进行。
60. 如权利要求56所述的方法，其中SiC层的形成在低于约1100 'C的温度下进行。
61. 如权利要求56所述的方法，其中SiC层的形成在低于约1000 'C的温度下进行。
62. 如权利要求56所述的方法，其中SiC层的形成在低于约900 'C的温度下进行。
63. 如权利要求56所述的方法，其中所述SiC层形成为非单晶。
64. 如权利要求56所述的方法，其中形成SiC层的步骤包含形 成3C SiC层。
65. 如权利要求56所述的方法，其中所述SiC层形成为约3
至约lpm的厚度。
66. 如权利要求56所述的方法，其中所述SiC层是p型SiC。
67. 如权利要求56所述的方法，其中所述SiC层是绝缘SiC。
68. —种用于in族氮化物半导体器件的钝化结构，包括在所迷 III族氮化物半导体器件的III族氮化物半导体材料的区域的至少一部 分表面上的SiC层。
69. 如权利要求68所述的钝化结构，其中所述III族氮化物半 导体器件包括基于GaN的半导体器件。
70. 如权利要求68所述的钝化结构，其中所述SiC层是p型SiC。
71. 如权利要求68所述的钝化结构，其中所述SiC层是绝缘SiC。
72. —种制作用于III族氮化物半导体器件的钝化结构的方法，包括直接在所述III族氮化物半导体器件的III族氮化物半导体材料的 区域的至少一部分表面上形成钝化层；以及 将所述钝化层在含氧环境中退火。
73. 如权利要求72所述的方法，其中所述钝化层包含SiN和/ 或MgN。
74. 如权利要求72所述的方法，其中所述钝化层包含BN和/ 或SiC。
75. 如权利要求72所述的方法，其中所述钝化层包含SiCb、 MgO、 A1203、 Sc203和/或A1N。
76. 如权利要求72所述的方法，其中所述退火在从约IO(TC至 约1100'C的温度下进行，且进行约IO秒至约1小时。
77. 如权利要求72所述的方法，其中所述含氧环境包含02、 03、 C02、 CO、 N20、 D20和/或NO。
78. 如权利要求72所述的方法，其中所述退火在一温度下进行 并且进行一段时间，以具有不足以将所述钝化层下面的结构氧化但足 以从所迷钝化层去除至少 一些氢的效果。
79. 如权利要求72所述的方法，其中所述III族氮化物半导体 材料包括基于GaN的材料。
80. —种制作m族氮化物半导体器件的钝化结构的方法直接在所迷m族氮化物半导体器件的m族氮化物半导体材料的区域的至少一部分表面上形成钝化层；以及 将所述钝化层在D2和/或D20中退火。
81. 如权利要求80所述的方法，其中所述钝化层包含SiN和/ 或MgN。
82. 如权利要求80所述的方法，其中所述钝化层包含BN和/ 或SiC。
83. 如权利要求80所述的方法，其中所述钝化层包含Si02、 MgO、 A1203、 Sc203和/或AIN。
84. 如权利要求80所述的方法，其中所述退火在一温度下进行 并且进行一段时间，以具有不足以将所述钝化层下面的结构氧化但足 以从所述钝化层去除至少一些氬或在所述钝化层中用氖代替至少一些 氢的效果。
85. 如权利要求80所述的方法，其中所述III族氮化物半导体 材料包括基于GaN的材料。
86. —种in族氮化物高电子迁移率晶体管，包括 基于III族氮化物的沟道层；在所述沟道层上的基于III族氮化物的阻挡层；以及 在所述阻挡层上的A1N覆盖层。
87. 如权利要求86所述的晶体管，还包括凹入所述A1N覆盖 层的栅接触部，其中，所述A1N覆盖层具有从约10A至约5000A的厚度。
88. 如权利要求86所述的晶体管，还包括在所述A1N覆盖层 上且不凹入所述A1N覆盖层的栅接触部，其中，所述A1N覆盖层具有 从约2A至约50A的厚度。
89. 如权利要求86所述的晶体管，其中所述沟道层包含GaN 层而所述阻挡层包含AlGaN层。
90. 如权利要求86所述的晶体管，还包括至少一个设在所述 A1N覆盖层和所述阻挡层之间的ni族氮化物层。
91. 如权利要求86所述的晶体管，其中所述A1N覆盖层为非 单晶。
92. 如权利要求86所述的晶体管，其中A1N覆盖层的晶体结构 与其上形成所述A1N覆盖层的那层晶体结构不密合。
93. —种制作III族氮化物高电子迁移率晶体管的方法，包括 形成基于III族氮化物的沟道层；在所述沟道层上形成基于m族氮化物的阻挡层；以及在所述阻挡层上形成A1N覆盖层。
94. 一种m族氮化物高电子迁移率晶体管，包括 基于III族氮化物的沟道层； 在所述沟道层上的基于III族氮化物的阻挡层； 在所述阻挡层上的保护层； 在所述阻挡层上的栅接触部；以及 在所述保护层上的欧姆冲妄触部。
95. 如权利要求94所述的晶体管，其中所述保护层包含SiN。
96. 如权利要求94所述的晶体管，其中所述保护层包含BN。
97. 如权利要求94所述的晶体管，其中所述保护层包含 MgN。
98. 如权利要求94所述的晶体管，其中所述保护层包含Si02、 MgO、 A1203、 Sc203和/或A1N。
99. 如权利要求94所述的晶体管，其中所述保护层具有约一个 单层的厚度。
100. 如权利要求94所述的晶体管，其中所述保护层包含多个层。
101. 如权利要求IOO所述的晶体管，其中所述多个层包含SiN 层和A1N层。
102. 如权利要求94所述的晶体管，其中所述保护层具有从约 1A至约IOA的厚度。
103. 如权利要求94所述的晶体管，其中所述栅接触部在所述 保护层上。
104. 如权利要求94所述的晶体管，其中所述欧姆接触部直接 在所述保护层上。
105. —种制作m族氮化物高电子迁移率晶体管的方法，包括形成基于m族氮化物的沟道层；在所述沟道层上形成基于III族氮化物的阻挡层； 在所述阻挡层上形成保护层； 在所述阻挡层上形成栅接触部；以及 在所述保护层上形成欧姆接触部。
106. 如权利要求105所述的方法，其中所述保护层的形成与所 述阻挡层的形成临场地进行。
107. 如权利要求105所述的方法，其中形成所述保护层包括形 成包舍SiN、 BN和/或MgN的层。
108. 如权利要求105所述的方法，其中所述保护层形成为约一 个单层的厚度。
109. 如权利要求105所述的方法，其中形成所述保护层包括形 成多个层。
110. 如权利要求109所述的方法，其中形成多个层包括形成 SiN层和形成AlN层。
111. 如权利要求105所述的方法，其中所述保护层形成为从约 1A至约IOA的厚度。
全文摘要
本发明提供了提供包含基于不均匀铝浓度AlGaN的覆盖层的高电子迁移率晶体管，所述覆盖层在与远离其上设有该覆盖层的阻挡层的覆盖层表面临近处具有较高的铝浓度。还提供了包含覆盖层的高电子迁移率晶体管，所述覆盖层具有与远离其上设该覆盖层的阻挡层的覆盖层表面临近的掺杂区。还提供了用于宽带隙半导体器件的石墨BN钝化结构。设有用于III族氮化物半导体器件的SiC钝化结构。还对钝化结构进行氧退火。还设有无凹入部的欧姆接触部。
文档编号H01L21/335GK101107713SQ200580047083
公开日2008年1月16日 申请日期2005年8月31日 优先权日2004年11月23日
发明者A·W·萨克斯勒, R·P·史密斯, S·谢泼德 申请人:克里公司