专利名称：半导体装置的利记博彩app
技术领域：
本发明涉及一种半导体装置中的电容成分分离测量方法及具有该功能的TEG模式。
背景技术：
在高性能的LSI的设计开发中，高精度地提取(测量)配置在LSI内的半导体元件的特性，非常重要，需要对其提取方法(测量方法)及TEG(Test Element Group)进行最佳设计。
近年来，伴随着半导体元件的细微化，由交调失真造成的噪声、密勒电容造成的延迟劣化的影响正日益显著，因此，即使在半导体装置的特性中，也要求高精度地提取每个布线及半导体层等导体部件的电容成分。
于是，专利文献1公布的寄生电容的提取手法，早已广为人知。该手法的目的在于，将布线间电容C12和C13分离后测量。
图7是表示专利文献1公布的旨在测量寄生电容的电容测量电路结构的电路图。
如该图所示，将PMISFET101(P-type Metal Insulator SemiconductorField Effect Transistor)和NMISFET102(N-type Metal InsulatorSemiconductor Field Effect Transistor)串联连接，将PMISFET101和NMISFET102的各漏极通过节点N1，与布线W1连接。PMISFET101的源极与供给电源电压Vdd的电源端子盘(pad)PST连接，NMISFET102的源极与接地端子盘GND(电压Vss)连接。PMISFET101的栅极与充电用端子盘111连接，NMISFET102的栅极与放电用端子盘112连接。另外，还设置着配置在布线W1的上层，从平面图上看，是与布线W1交差的布线W2，和基本上与布线W1平行延伸，从平面图上看，是与布线W2交差的布线W3。布线W2通过节点N2及NMISFET103，与第1电流测量用端子盘113连接，布线W3通过节点N3及NMISFET104，与第2电流测量用端子盘114连接。NMISFET103、104的各栅极与电流监测用端子盘115连接。而且，使第1、第2电流测量用端子盘113、114与电流表121、122的探头接触，成为能够测量电流I1、I2的结构。在电流表121、122的探头与电流测量用端子盘113、114接触的时候，NMISFET103、104的源极被固定为0V。
另外，布线W2通过NMISFET105，与接地端子盘GND连接，布线W3通过NMISFET106，与接地端子盘GND连接。
在这里，将布线W1和布线W2之间的电容，作为C12；将布线W1和布线W3之间的电容，作为C13；将布线W2和布线W3之间的电容，作为C23。所谓电容C12，是向布线W1外加电压时，用外加的电压除布线W2上感应的电荷的值。所谓电容C13，则是向布线W1外加电压时，用外加的电压除布线W3上感应的电荷的值。
图8是表示图7所示的电容测量电路的动作的时序图。现在参照图8，对现有技术的电容测量电路的电路动作作一介绍。
首先，将电源电压Vdd固定成电压Vcc，将接地电压Vss固定成0V。并且，充电用电压V111和放电用电压V112，切换成电压Vdd或电压Vcc，以便无论在什么时候，使PMISFET101或NMISFET102双方不会都处于ON状态。但存在着PMISFET101、NMISFET102的双方都成为OFF状态的时刻。所以，不会产生贯通PMISFET101及NMISFET102的双方的电流。
然后，在时刻t0～t1之间，放电用电压V112成为电压Vcc，NMISFET102、105、106处于ON状态，所以，节点N1、N2、N3的电位，固定成接地电压Vss。
在时刻t1～t2之间，所有的MISFET101、102、103、104、105、106都成为OFF状态。
在时刻t2～t3之间，由于PMISFET101及NMISFET102处于OFF状态，NMISFET103、104处于ON状态，所以是能够监测电流的状态。
在时刻t3～t4之间，由于PMISFET101是ON状态，所以电荷从布线W1感应到布线W2、W3。于是，通过使用电流表121、122监测电流，从而能测量电容C12、C13、C23。在从该时刻t3到t4的时间，被设定得足够大，确保电荷被布线W1感应后，能通过电流表121、122监测其电流。
在时刻t4～t5之间，PMISFET101处于OFF状态。
在时刻t5～t6之间，所有的MISFET处于OFF状态，成为不能监测电流的状态。
在时刻t6～t7之间，进行与时刻t0～t1之间相同的动作，以后周期性地反复进行上述时刻t1～t7的动作。
在这里，利用具有该电路的测量装置观测的，是由电流表121、122各自测到的电流I1、I2的时间平均值。如果设栅极输入波形的频率为f(＝1/T)(T是从时刻t0到t7的时间)，则下例关系式(1)、(2)成立I1＝C12·Vcc·f (1)I2＝C13·Vcc·f (2)利用关系式(1)、(2)，可由下述关系式(3)、(4)求出测量电容值C12、C13C12＝I1/(Vcc·f)(3)C13＝I2/(Vcc·f)(4)现有技术的这种方法的特点是不需要消去晶体管的寄生电容，可以直接测量所需的电容C12、C13。
专利文献1USP6,300,765B1可是，在现有技术的这种方法中，存在着下述缺点。
(1)使用图7所示的电路模式，不能测量图7所示的布线W2和布线W3之间的电容值C23；(2)即使使用图7所示的电路模式，也不能测量向布线W2外加电压时，布线W1感应的电荷，以及向布线W3外加电压时，布线W1感应的电荷；(3)与可以测量的项目相比，端子盘的数量太多，一般地说，端子盘面积约为100μm×100μm左右，所以带来半导体装置的占用面积增大。
另外，作为与缺点(2)有关联的事项，还存在不能测量出MIS电容中的Cgd(＝dQg/dVd；Qg栅极电荷，Vd漏极电压)与Cdg(＝dQd/dVg；Qd漏极电荷，Vg栅极电压)的差异这个问题。
发明内容
本发明的目的，就是要提供具有可以将电容成分分离开后进行测量的电容测量电路的半导体装置。
本发明的半导体装置，在有第1～第3导体部件时，具有将第1导体部件和第2导体部件通过开关晶体管而与共同的充电用电压供给部连接，通过开关晶体管，将第2、第3导体部件与电流取出部连接的电容测量电路。
这样，不仅能测量第1导体部件-第2导体部件之间的寄生电容、和第1导体部件-第3导体部件之间的寄生电容，而且还能测量第2导体部件-第3导体部件之间的寄生电容。另外，与电容测量电路对应的半导体芯片上的端子盘数量，由于用2个分别与充电电压供给部和电流取出部连接的端子盘即可，所以能减少半导体装置整体的端子盘数量。
另外，因可以将所有的导体部件充电和放电，所以也能测量给第2导体部件充电时在第2导体部件-第1导体部件之间产生的的寄生电容，以及给第3导体部件充电时在第3导体部件-第1导体部件之间产生的的寄生电容等。
最好设置放电部，在测量2个导体部件之间的寄生电容的期间，将不测量寄生电容的导体部件放电。
第1～第3的导体部件，既可以都是布线，还可以是MISFET的源极·漏极区或、基板区域及栅电极。是后者时，由于具有三重阱的构造，所以可以降低电容测量时的噪声的影响。
由于采用比供给控制电路的电源电压低的电源电压，使充电用电压供给部动作，所以可以抑制在测量模拟量的电容中的基板噪声的影响。
由于设置了旨在产生频率比外部时钟脉冲信号高的时钟脉冲信号的振荡器，所以可以在控制电路中产生波形；由于设置了分频器，所以可以轻而易举地在外部监测频率。
图1是表示第1实施方式涉及的半导体装置中配置的电容测量电路的结构的电路图。
图2是表示使用电容测量电路测量电容时，由控制电路输出的、外加给各MISFET的各栅极的栅偏压的时间变化的时序图。
图3是表示第2实施方式涉及的半导体装置中配置的电容测量电路的结构的电路图。
图4是第2实施方式的半导体装置的剖面图。
图5是表示第3实施方式涉及的半导体装置中配置的电容测量电路的结构的电路图。
图6是表示第4实施方式涉及的半导体装置中配置的电容测量电路的结构的电路图。
图7是表示专利文献1公开的旨在测量寄生电容的电容测量电路的结构的电路图。
图8是表示现有技术的电容测量电路的动作的时序图。
图中1～3-PMISFET；4～9-NMISFET；31-控制电路；32-振荡器；33-分频器；41-电流监测用端子盘；42-控制信号输入端子盘；43-频率监测用端子盘；45-电流表；G1～G9-栅极；51-P阱；52-深N阱；53-P阱；54-N阱；55-元件分离区域；56-源·漏区域；58-源·漏区域；61-栅电极；62-栅电极；PST-电源端子盘；GND-接地端子盘；W1～W3-布线(导体部件)。
具体实施例方式
(第1实施方式)图1是表示第1实施方式涉及的半导体装置(LSI)中配置的电容测量电路的结构的电路图。在本实施方式的半导体装置中的电容测量电路，采用测量电容被测量部——3个导体部件彼此之间的各电容(寄生电容)的结构。
如图1所示，在本实施方式的半导体装置中的电容被测量部中，分别隔着绝缘膜相对而设了3个导体部件。3个导体部件是布线W1(第1导体部件)，和配置在布线W1的上层，从平面图上看，是与布线W1交差的布线W2(第2或第3导体部件)，和基本上与布线W1平行延伸，从平面图上看，是与布线W2交差的布线W3(第3或第2导体部件)。在这里，将布线W1和布线W2之间的电容，作为C12、C21；将布线W1和布线W3之间的电容，作为C13、C31；将布线W2和布线W3之间的电容，作为C23、C32。所谓电容C12，是向布线W1外加电压时，用外加的电压除布线W2上感应的电荷的值。所谓电容C21，是向布线W2外加电压时，用外加的电压除布线W1上感应的电荷的值。所谓电容C13，则是向布线W1外加电压时，用外加的电压除布线W3上感应的电荷的值。所谓电容C31，是向布线W3外加电压时，用外加的电压除布线W1上感应的电荷的值。所谓电容C23，是向布线W2外加电压时，用外加的电压除布线W3上感应的电荷的值。所谓电容C32，是向布线W3外加电压时，用外加的电压除布线W2上感应的电荷的值。
在电容测量电路中，配置着相互并联配置的3个PMISFET1、2、3(充电用开关晶体管)，和分别与各PMISFET1、2、3串联的3个NMISFET4、5、6(放电用开关晶体管)。PMISFET1、2、3的源极，经过充电用电压供给部，与供给电源电压Vdd的电源端子盘PST共同连接，NMISFET4、5、6的源极，经过放电部，与接地端子盘GND(电压Vss)共同连接。PMISFET1及NMISFET4的漏极和布线W1，通过节点N1互相连接。PMISFET2及NMISFET5的漏极和布线W2，通过节点N2互相连接。PMISFET3及NMISFET6的漏极和布线W3，通过节点N3互相连接。
就是说，布线W1通过PMISFET1，与充电用电压供给部及电源端子盘PST连接；布线W2通过PMISFET2，与充电用电压供给部及电源端子盘PST连接；布线W3通过PMISFET3，与充电用电压供给部及电源端子盘PST连接。
此外，虽然图中未示出，但电源端子盘PST还与各PMISFET1、2、3的活性区域(基板区域)连接，接地端子盘GND还与各NMISFET4、5、6、7、8、9的活性区域(基板区域)连接，分别将电位给予基板。
另外，布线W1通过节点N1及NMISFET7(第3电流测量用开关晶体管)，经过电流取出部，与电流监测用端子盘41连接。布线W2通过节点N2及NMISFET8(第1或第2电流测量用开关晶体管)，经过电流取出部，与电流监测用端子盘41连接。布线W3通过节点N3及NMISFET9(第2或第1电流测量用开关晶体管)，经过电流取出部，与电流监测用端子盘41连接。就是说，各布线W1、W2、W3都经过共同的电流取出部，与电流监测用端子盘41连接，再使电流监测用端子盘41与电流表45的探头接触，从可形成能够测量电流I的结构。此外，电流表45的出口侧被固定为接地(0V)。
在电源端子盘PST(电压Vdd)和接地端子盘GND(电压Vss)之间，控制电路31和、生成频率比外部的时钟脉冲信号高的高频时钟脉冲信号的振荡器部32及分频器33相互并联。控制电路31，与振荡器部32生成的高频时钟脉冲信号Clk同步动作，同时按照控制信号输入端子盘42输入的控制信号Sct，向各MISFET1～9的各栅极G1～G9外加ON·OFF切换用偏压。另外，由振荡器32输出的高频信号，输入给分频器33的输入部，分频器33的输出部与频率监测用端子盘43连接。
采用本实施方式的半导体装置后，在电容测量电路中，第1导体部件——布线W1，通过充电用开关晶体管——PMISFET1，与充电用电压供给部连接；第2导体部件——布线W2(或W3)及第3导体部件——布线W3(或W2)，分别通过电流测量用开关晶体管——NMISFET8、9，与电流取出部连接；而且，第2导体部件——布线W2(或W3)，通过充电用开关晶体管——PMISFET2(或3)，与充电用电压供给部连接。所以，在测量布线W1-W2间的电容C12、W1-W3间的电容C13的基础上，还可以测量布线W2-W3间的电容C23(或W3-W2间的电容C32)。
进一步，由于在布线W2、W3通过充电用开关晶体管——PMISFET2、3，与充电用电压供给部连接的同时，布线W1通过电流测量用开关晶体管——NMISFET7，与电流取出部连接，所以正如后文所述，可以将布线W1-W2间的电容C12、C21和布线W1-W3间的电容C13、C31和布线W2-W3间的电容C23、C32等3条布线W1、W2、W3之间的所有电容成分分离开后进行测量。
进—步，布线W1、W2、W3，分别通过放电用晶体管——NMISFET7、8，经过放电部，与接地端子盘连接，所以在测量2条布线间的电容的状态下，可以将与测量电容无关的布线的电位固定起来，防止因受到与测量电容无关的布线的影响而造成的电容测量精度下降。
在本实施方式的电容测量电路中，具有下述优点由于内置振荡器32，所以可以将比外部时钟脉冲信号高的高频时钟脉冲信号外加给控制电路31，在控制电路31中产生波形；由于内置分频器33，所以可以在外部轻而易举地进行频率监测。
图2是表示使用电容测量电路测量电容时，由控制电路31输出的外加给各MISFET1～9的各栅极G1～G9的栅偏压Vg1～Vg9的时间变化的时序图。在该图中，T12表示监测电容C12的期间，T13表示监测电容C13的期间，T21表示监测电容C21的期间，T23表示监测电容C23的期间，T31表示监测电容C31的期间，T32表示监测电容C32的期间。虽然图2中没有示出，但电源电压Vdd被固定为Vcc接地电压Vss被固定为0V。
——在期间T12中的控制——首先，在时刻t10，NMISFET4、5、6的栅偏压Vg4、Vg5、Vg6全部是H电平，所以NMISFET4、5、6是ON状态。PMISFET、2、3的栅偏压Vg1、Vg2、Vg3全部是H电平，所以NPMISFET1、2、3是OFF状态。NMISFET7、8、9的栅偏压Vg7、Vg8、Vg9全部是L电平，所以NMISFET7、8、9是OFF状态。这时，由于NMISFET4、5、6是ON状态，PMISFET1、2、3是OFF状态，所以节点N1、N2、N3的电荷全部被接地释放。
在时刻t11，NMISFET4、5的栅偏压Vg4、Vg5变成L电平，所以NMISFET4、5成为OFF状态。所以节点N1、N2与接地端子盘GND的连接断开。
接着，在时刻t12，NMISFET8的栅偏压Vg8变成H电平，NMISFET8成为ON状态。所以布线W2，通过节点N2，与电流监测用端子盘41成为导通状态。
再接着，在时刻t13，PMISFET1的栅偏压Vg81变成L电平，PMISFET1成为ON状态。所以布线W1，通过节点N2，与电源端子盘PST成为导通状态，布线W1被充电。
因此，在时刻t13～t14的期间，使电流监测用端子盘41与电流表45的探头接触，测量电流I。设栅极输入波形的频率为f(＝1/T)(T是从时刻t10到t17的时间)，则根据下列关系式(4)，在向布线W1外加电压Vcc时，可以由相当于被布线W2感应的电荷的电流I，测量出布线W1和W2之间的电容值C12。
C12＝I/(Vcc·f) (4)此外，在这之后，在时刻t14、t15、t16、t17，分别进行与t13、t12、t11、t10相反的动作，使栅偏压变化，最后在时刻t17时，返回与时刻t10相同的控制状态。
在期间T12中，PMISFET1和NMISFET4或NMISFET7不会同时成为ON状态，所以来自电源端子盘PST的穿透电流不会流入电流监测用端子盘41及接地端子盘GND中。另外，在期间T12中，PMISFET2、3是常开状态，所以布线W2、W3不会被电压Vcc充电。进而，在期间T12中，NMISFET7、9是常开状态，所以节点N1、N3不会与电流监测用端子盘41成为导通状态，测量不到来自布线W1、W3的电流。另外，在期间12中，NMISFET6的栅偏压Vg6一直保持H电平，所以，NMISFET6的是常闭状态，节点N3的电位被固定为0V，因此与布线W3有关的电容不会被测到。
——在期间T13中的控制——首先，在时刻t20，各MISFEI1～9的栅偏压Vg1～Vg9，分别是与期间T12中的时刻t10相同的电压电平。
在时刻t21，NMISFETI4、6的栅偏压Vg4、Vg6变成L电平，NMISFET4、6成为OFF状态，所以节点N1、N3与接地端子盘GND断开。
接着，在时刻t22，NMISFET9的栅偏压Vg9变成H电平、NMISFEI9成为ON状态，所以布线W3通过节点N3，与电流监测用端子盘41成为导通状态。
再接着，在时刻t23，PMISFET1的栅偏压Vg1变成L电平，PMISFEI1成为ON状态，所以布线W1通过节点N1，与电源端子盘PST成为导通状态，布线W1被充电。
因此，在时刻t23～t24的期间，电流监测用端子盘41与电流表45的探头接触，测量电流I。设栅极输入波形的频率为f(＝1/T)(T是从时刻t20到t27的时间)。根据下列关系式(5)，可在向布线W1外加电压Vcc时，由相当于布线W3感应的电荷的电流I，测量出布线W1和W3之间的电容值C13。
C13＝I/(Vcc·f) (5)此外，在这之后，在时刻t24、t25、t26、t27，分别进行与时刻t23、t22、t21、t20相反的动作，使栅偏压变化，最后在t27返回和t20相同的控制状态。
在期间T13中，PMISFET1和NMISFET4或NMISFET7不会同时成为ON状态，所以来自电源端子盘PST的穿透电流不会流入电流监测用端子盘41及接地端子盘GND。另外，在期间t13中，PMISFET2、3是常开状态，所以布线W2、W3不会被电压Vcc充电。进一步，在期间T13中，NMISFET7、8是常开状态，所以节点N1、N2不会与电流监测用端子盘41成为导通状态，测量不到来自布线W1、W2的电流。另外，在期间T13中，NMISFET5的栅偏压Vg5一直是H电平，所以NMISFET5是常闭状态，节点N2的电位固定为0V，所以测量不到与布线W2有关的电容。
——在期间T21中的控制——首先，在时刻t30，各MISFEI1～9的栅偏压Vg1～Vg9，分别是与期间T12中的时刻t10相同的电压电平。
在时刻t31，NMISFETI4、5的栅偏压Vg4、Vg5变成L电平，NMISFET4、5成为OFF状态，所以节点N1、N3与接地端子盘GND断开。
接着，在时刻t32，NMISFET7的栅偏压Vg7变成H电平、NMISFEI7成为ON状态，所以布线W3通过节点N3，与电流监测用端子盘41成为导通状态。
再接着，在时刻t33，PMISFET2的栅偏压Vg2变成L电平，PMISFEI2成为ON状态，所以布线W2通过节点N2，与电源端子盘PST成为导通状态，布线W2被充电。
因此，在时刻t33～t34的期间，电流监测用端子盘41与电流表45的探头接触，测量电流I。设栅极输入波形的频率为f(＝1/T)(T是从时刻t30到t37的时间)，根据下列关系式(6)，可在向布线W2外加电压Vcc时，由相当于布线W1感应的电荷的电流I，测量出布线W2和W3之间的电容值C21。
C21＝I/(Vcc·f)(6)此外，在这之后，在时刻t34、t35、t36、t37，分别进行与时刻t33、t32、t31、t30相反的动作，使栅偏压变化，最后在t37返回和t30相同的控制状态。
在期间T21中，PMISFET2和NMISFET5或NMISFET8不会同时成为ON状态，所以来自电源端子盘PST的穿透电流不会流入电流监测用端子盘41及接地端子盘GND。另外，在期间T21中，PMISFET1、3是常开状态，所以布线W1、W3不会被电压Vcc充电。进一步，在期间T21中，NMISFET7、9是常开状态，所以节点N1、N3不会与电流监测用端子盘41成为导通状态，测量不到来自布线W1、W3的电流。另外，在期间T21中，NMISFET6的栅偏压Vg6一直是H电平，所以NMISFET6是常闭状态，节点N3的电位固定为0V，所以测量不到与布线W3有关的电容。
——在期间T23中的控制——首先，在时刻t40，各MISFEI1～9的栅偏压Vg1～Vg9，分别是与期间T12中的时刻t10相同的电压电平。
在时刻41，NMISFETI5、6的栅偏压Vg5、Vg6变成L电平，NMISFET5、6成为OFF状态，所以节点N2、N3与接地端子盘GND断开。
接着，在时刻t42，NMISFET9的栅偏压Vg9变成H电平，NMISFEI9成为ON状态，所以布线W3通过节点N3，与电流监测用端子盘41成为导通状态。
再接着，在时刻t43，PMISFET2的栅偏压Vg2变成L电平，PMISFEI2成为ON状态，所以布线W2通过节点N2，与电源端子盘PST成为导通状态，布线W1被充电。
因此，在时刻t43～t44的期间，电流监测用端子盘41与电流表45的探头接触，测量电流I。设栅极输入波形的频率为f(＝1/T)(T是从时刻t40到t47的时间)。根据下列关系式(7)，可在向布线W2外加电压Vcc时，由相当于布线W3感应的电荷的电流I，测量出布线W2和W3之间的电容值C23。
C23＝I/(Vcc·f)(7)此外，在这之后，在时刻t44、t45、t46、t47，分别进行与时刻t43、t42、t41、t40相反的动作，使栅偏压变化，最后在t47返回和t40相同的控制状态。
在期间T23中，PMISFET2和NMISFET5或NMISFET8不会同时成为ON状态，所以来自电源端子盘PST的穿透电流不会流入电流监测用端子盘41及接地端子盘GND。另外，在期间T23中，PMISFET1、3是常开状态，所以布线W1、W3不会被电压Vcc充电。进一步，在期间T23中，NMISFET7、8是常开状态，所以节点N1、N2不会与电流监测用端子盘41成为导通状态，测量不到来自布线W1、W2的电流。另外，在期间T23中，NMISFET4的栅偏压Vg4一直是H电平，所以NMISFET4是常闭状态，节点N1的电位固定为0V，所以测量不到与布线W1有关的电容。
——在期间T31中的控制——首先，在时刻t50，各MISFEI1～9的栅偏压Vg1～Vg9，分别是与期间T12中的时刻t10相同的电压电平。
在时刻t51，NMISFETI4、6的栅偏压Vg4、Vg6变成L电平，NMISFET4、6成为OFF状态，所以节点N1、N3与接地端子盘GND断开。
接着，在时刻t52，NMISFET7的栅偏压Vg7变成H电平，NMISFEI7成为ON状态，所以布线W1通过节点N1，与电流监测用端子盘41成为导通状态。
再接着，在时刻t53，PMISFET3的栅偏压Vg3变成L电平，PMISFEI3成为ON状态，所以布线W3通过节点N3，与电源端子盘PST成为导通状态，布线W3被充电。
因此，在时刻t53～t54的期间，电流监测用端子盘41与电流表45的探头接触，测量电流I。设栅极输入波形的频率为f(＝1/T)(T是从时刻t50到t57的时间)。根据下列关系式(8)，可在向布线W3外加电压Vcc时，由相当于布线W1感应的电荷的电流I，测量出布线W3和W1之间的电容值C31。
C31＝I/(Vcc·f) (8)此外，在这之后，在时刻t54、t55、t56、t57，分别进行与时刻t53、t52、t51、t50相反的动作，使栅偏压变化，最后在t57返回和t50相同的控制状态。
在期间T31中，PMISFET3和NMISFET6或NMISFET9不会同时成为ON状态，所以来自电源端子盘PST的穿透电流不会流入电流监测用端子盘41及接地端子盘GND。另外，在期间T31中，PMISFET1、2是常开状态，所以布线W1、W2不会被电压Vcc充电。进一步，在期间T31中，NMISFET8、9是常开状态，所以节点N2、N3不会与电流监测用端子盘41成为导通状态，测量不到来自布线W2、W3的电流。另外，在期间T31中，NMISFET5的栅偏压Vg5一直是H电平，所以NMISFET5是常闭状态，节点N2的电位固定为0V，所以测量不到与布线W2有关的电容。
——在期间T32中的控制——首先，在时刻t60，各MISFEI1～9的栅偏压Vg1～Vg9，分别是与期间T12中的时刻t10相同的电压电平。
在时刻t61，NMISFETI5、6的栅偏压Vg5、Vg6变成L电平，NMISFET5、6成为OFF状态，所以节点N2、N3与接地端子盘GND断开。
接着，在时刻t62，NMISFET8的栅偏压Vg8变成H电平，NMISFEI8成为ON状态，所以布线W2通过节点N2，与电流监测用端子盘41成为导通状态。
再接着，在时刻t63，PMISFET3的栅偏压Vg3变成L电平，PMISFEI3成为ON状态，所以布线W3通过节点N3，与电源端子盘PST成为导通状态，布线W3被充电。
因此，在时刻t63～t64的期间，电流监测用端子盘41与电流表45的探头接触，测量电流I。设栅极输入波形的频率为f(＝1/T)(T是从时刻t60到t67的时间)。根据下列关系式(9)，可在向布线W3外加电压Vcc时，由相当于布线W1感应的电荷的电流I，测量出布线W3和W2之间的电容值C32。
C32＝I/(Vcc·f) (9)此外，在这之后，在时刻t64、t65、t66、t67，分别进行与时刻t63、t62、t61、t60相反的动作，使栅偏压变化，最后在t67返回和t60相同的控制状态。
在期间T32中，PMISFET3和NMISFET6或NMISFET9不会同时成为ON状态，所以来自电源端子盘PST的穿透电流不会流入电流监测用端子盘41及接地端子盘GND。另外，在期间T32中，PMISFET1、2是常开状态，所以布线W1、W2不会被电压Vcc充电。进一步，在期间T32中，NMISFET7、9是常开状态，所以节点N1、N3不会与电流监测用端子盘41成为导通状态，测量不到来自布线W1、W3的电流。另外，在期间T32中，NMISFET4的栅偏压Vg4一直是H电平，所以NMISFET4是常闭状态，节点N1的电位固定为0V，所以测量不到与布线W1有关的电容。
采用本实施方式的电容测量电路后，在有3条布线W1、W2、W3时，不仅能够在将布线W1充电后，测量电容C12、C13，而且还能通过将布线W2、W3充电后，测量电容C21、C23、C31、C32。
而且，端子盘的数量用5个就行，与图7所示的现有技术的电容测量电路所需要的端子盘数量为7个相比，能够大幅度地减少端子盘的数量，缩小半导体装置的面积。
(第2实施方式)图3是表示第2实施方式涉及的半导体装置(LSI)中配置的电容测量电路的结构的电路图。在本实施方式的半导体装置中的电容测量电路，采用测量电容被测量部——3个导体部件彼此之间的各种电容(寄生电容)的结构。
如图3所示，在本实施方式的半导体装置中的电容被测量部，也分别隔着绝缘膜相对而设了3个导体部件。但与第1实施方式不同之处在于本实施方式中的3个导体部件是往半导体基板的一部分掺入杂质而形成的源·漏区域SD(第1导体部件)，相当于阱的基板区域SUB(第2导体部件)和栅电极GT(第3导体部件)。
另一方面，电容测量电路的结构，和第1实施方式相同。而且，将源·漏区域SD和基板区域SUB之间的电容，作为Cdb(相当于C12)、Cbd(相当于C21)；将源·漏区域SD和栅电极GT之间的电容，作为Cdg(相当于C13)、Cgd(相当于C31)；将基板区域SUB和栅电极GT之间的电容，作为Cbg(相当于C23)、Cgb(相当于C32)。所谓电容Cdb，是向源·漏区域SD外加电压时，用外加的电压除基板区域SUB上感应的电荷的值。所谓电容Cbd，是向基板区域SUB外加电压时，用外加的电压除源·漏区域SD上感应的电荷的值。所谓电容Cdg，则是向源·漏区域SD外加电压时，用外加的电压除栅电极GT上感应的电荷的值。所谓电容Cgd，是向栅电极GT外加电压时，用外加的电压除源·漏区域SD上感应的电荷的值。所谓电容Cdg，是向基板区域SUB外加电压时，用外加的电压除栅电极GT上感应的电荷的值。所谓电容Cgd，是向栅电极GT外加电压时，用外加的电压除基板区域SUB上感应的电荷的值。
图4是本实施方式的半导体装置的剖面图，正如该图所示，在本实施方式的半导体装置中，采用将电容被测量部用三重阱包围的结构。
在该图中，表示出半导体装置中的逻辑电路的一部分——电容被测量部和电容测量电路的剖面结构，其它区域，例如存储器区域及周边电路区域等均予省略。
半导体基板被具有浅沟道结构的元件分离区域55，划分成多个活性区域。在半导体基板上，设置着占据半导体基板的大部分的P阱51，和下方被P阱51包围的深N阱52，和下方被深N阱52包围的P阱53，和将P阱53、51彼此分离的N阱54。
而且，电容被测量部的NMISFET，具有向相当于基板区域SUB的P阱53掺入N型杂质而形成的源·漏区域56(SD)和栅电极61(GT)。另一方面，电容测量电路的NMISFET，具有向P阱51掺入N型杂质而形成的源·漏区域58和栅电极62。
在本实施方式中，用电容Cdb、Cbd置换第1实施方式中的电容C12、C21，用电容CdG、Cgd置换电容C13、C31，用电容Cbg、Cgb置换电容C23、C32，从而也能利用图2所示的控制方法及关系式(4)～(9)，测量各电容Cdb、Cbd、Cdg、Cgd、Cbg、Cgb。
在本实施方式中，尤其因为采用用三重阱包围电容被测量部的结构，所以能断开来自在高频时钟脉冲作用下动作的电容测量电路中的MISFET的噪声，高精地测量MISFET各部件间的电容。
另外，通过使电源端子盘PST、接地端子盘GND、电流测量用端子盘41的电压发生变化，可以在任意的电压状态下测量电容，尤其是MIS电容具有电压依赖性，但可以根据下述关系式(10)测量出电容的电压依赖性。
C(v)＝{I(V+δV)-I(V)}/f (10)(第3实施方式)图5是表示第3实施方式涉及的半导体装置(LSI)中配置的电容测量电路的结构的电路图。在本实施方式的半导体装置中的电容测量电路，采用测量电容被测量部——3个导体部件彼此之间的各种电容(寄生电容)的结构。
如图5所示，在本实施方式的电容被测量部中，作为3个导体部件，设置了布线W1(第1导体部件)、W2(第2导体部件)、W3(第3导体部件)。而且，成为能测量布线W1和布线W2之间的电容C12、C21，布线W1和布线W3之间的电容C13、C31，布线W2和布线W3之间的电容C23、C32的结构。
本实施方式的电容测量电路的结构的特点是作为第1实施方式中的NMISFET7，串联配置了2个MISFET7a、7b；作为NMISFET8，串联配置了2个MISFET8a、8b；作为NMISFET9，串联配置了2个MISFET9a、9b。而且，每对MISFET，接受共同的栅偏压Vg7、Vg8、Vg9，其中某一个(例如NMISFET7a、8a、9a)是与第1实施中的NMISFET7、8、9具有相同的临界值电压的电流监测用MISFET，另一个(例如NMISFET7b、8b、9b)则是具有比第1实施中的NMISFET7、8、9的临界值电压高的截止泄漏抑制用MISFET。其它结构与图1所示的提取电路的结构相同。
在本实施方式的电容测量电路中，也能利用图2所示的控制方法及关系式(4)～(9)，测量布线W1和布线W2之间的电容C12、C21，布线W1和布线W3之间的电容C13、C31，布线W2和布线W3之间的电容C23、C32。
采用本实施方式的电容测量电路后，和第1实施方式一样，可以一方面减少端子盘数量，一方面测量3个导体部件间的电容C12、C21、C13、C31、C23、V32。
而且，在本实施方式的电容测量电路中，在节点N1、N2、N3和电流测量用端子盘41之间，串联配置着电流监测用MISFET(例如NMISFET7a、8a、9a)和临界值电压比它们高的截止泄漏抑制用MISFET(例如NMISFET7b、8b、9B)，从而能有效地降低漏泄电流。
另外，利用共同的控制信号(栅偏压Vg7、vg8、vg9)控制电流监测用MISFET和截止泄漏抑制用MISFET的动作，所以不需要多余控制电路，可以使控制电路简化。
此外，在电流监测用MISFET的驱动能力不太需要时，通过增加串联的MISFET的个数，可以更加有有效地降低漏泄电流。
此外，第3实施方式的导体部件，并不限于布线W1、W2、W3，还可以是图3、图4所示的源·漏区域、基板区域SUB、栅电极。
(第4实施方式)图6是表示第4实施方式涉及的半导体装置(LSI)中配置的电容测量电路的结构的电路图。在本实施方式的半导体装置中的电容测量电路，采用测量电容被测量部——3个导体部件彼此之间的各种电容的结构。
如图6所示，在本实施方式的电容被测量部中，作为3个导体部件，也设置了布线W1(第1导体部件)、W2(第2导体部件)、W3(第3导体部件)。而且，成为能测量布线W1和布线W2之间的电容C12、C21，布线W1和布线W3之间的电容C13、C31，布线W2和布线W3之间的电容C23、C32的结构。
本实施方式的电容测量电路的结构的特点是设置了电源端子盘PST1、PST2，以便向电容测量电路和电容被测量部的布线W1、W2、W3个别供给电源电压Vdd1(例如0.1V)、Vdd2(例如1.2V)。其它部分的结构，都与第1实施方式的相同。
在本实施方式的电容测量电路中，也能利用图2所示的控制方法及关系式(4)～(9)，测量布线W1和布线W2之间的电容C12、C21，布线W1和布线W3之间的电容C13、C31，布线W2和布线W3之间的电容C23、C32。
在本实施方式的电容测量电路中，也和第1实施方式一样，可以一方面减少端子盘数量，一方面测量3个导体部件间的电容C12、C21、C13、C31、C23、V32。
而且，在本实施方式的电容测量电路中，由于设置了旨在将电源电压Vdd1、Vdd2个别供给电容测量电路和电容被测量部的布线W1、W2、W3，所以能发挥以下的作用效果。
供给布线W1、W2、W3的电源电压Vdd1，不是控制MISFET的动作的电压，所以不需那么高。因为各MISFET1～9的栅偏压Vg1～Vg9由控制电路31供给。但各MISFET1～9的源·漏间的电压变低后，MISFET1～9的动作速度就要有所下降，而如果降低动作频率，却不会影响电容的测量功能。提高外加给布线W1、W2、W3的电压后，测量的电流I就容易包含噪声。而象本实施方式这样，通过降低电源电压Vdd1，则能控制噪声的产生。
另一方面，供给控制电路31等电容提取部的电源电压Vdd2，成为控制MISFET的动作的电压，所以为了维持MISFET较高的动作速度，就需要某种程度的大小。而且，即使提高电源电压Vdd2，产生的噪声给各MISFET动作的影响也较小。因为一般地说，基板噪声，在模拟电路中，会带来不良后果，而在逻辑电路中，即几乎不成问题。
此外，第4实施方式的导体部件，并不限于布线W1、W2、W3，还可以是图3、图4所示的源·漏区域、基板区域、栅电极。另外，在第4实施方式中的电容测量电路中，各MISFET7、8、9，也可以是如图5所示的串列配置的多个MISFET。
电容被测量部中配置的半导体部件，例如布线，也可以是4个以上。这时，也如图1、图3、图5、图6所示，给每个导体部件配置1个PMISFET和2个NMISFET，就能测量各布线间的电容。
此外，在上述各实施方式中，半导体基板，既包括基板整体是半导体(例如Si、Ge、GaAs的半导体)的器件，也包括具有SOI基板及异质结部的器件(例如Si/SiGe型半导体)。
采用本发明的半导体装置后，可以一方面减少所需要的端子盘数量，一面将3个以上的半导体部件之间的电容(寄生电容)分离后测量。
权利要求
1.一种半导体装置，其特征在于在半导体芯片内，具有第1导体部件；与所述第1导体部件之间隔着绝缘层而设置的第2导体部件；与所述第1、第2导体部件之间隔着绝缘层而设置的第3导体部件；以及电容测量电路，所述电容测量电路，具有通过第1充电用开关晶体管而与所述第1导体部件连接，旨在使所述第1导体部件充电的充电用电压供给部；通过第1、第2电流测量用开关晶体管而分别与所述第2、第3导体部件连接，旨在取出从所述第2、第3导体部件流出的电流的电流取出部；以及控制所述各开关晶体管的ON·OFF的控制电路，并且，所述第2导体部件，通过受到所述控制电路的ON·OFF控制的第2充电用开关晶体管，与所述充电用电压供给部连接。
2.如权利要求1所述的半导体装置，其特征在于所述第3导体部件，通过第3充电用开关晶体管，与所述充电用电压供给部连接；所述第1导体部件，通过第3电流测量用开关晶体管，与所述电流取出部连接。
3.如权利要求2所述的半导体装置，其特征在于在所述第1～第3导体部件与所述电流取出部之间，分别配置与所述各电流测量用开关晶体管串联，具有临界值电压比所述各电流测量用开关晶体管高的降低截止泄漏用开关晶体管。
4.如权利要求3所述的半导体装置，其特征在于所述各降低截止泄漏用开关晶体管和与其串联的电流测量用开关晶体管的ON·OFF，被共同的栅偏压控制。
5.如权利要求2所述的半导体装置，其特征在于还具有放电部，所述第1～第3导体部件，分别通过第1～第3放电用开关晶体管，与所述放电部连接。
6.如权利要求5所述的半导体装置，其特征在于所述第1充电用开关晶体管及第1放电用开关晶体管，是漏极彼此连接的PMISFET及NMISFET，而且，该共同的漏极与所述第1导体部件连接；所述第2充电用开关晶体管及第2放电用开关晶体管，是漏极彼此连接的PMISFET及NMISFET，而且，该共同的漏极与所述第2导体部件连接；所述第3充电用开关晶体管及第3放电用开关晶体管，是漏极彼此连接的PMISFET及NMISFET，而且，该共同的漏极与所述第3导体部件连接。
7.如权利要求6所述的半导体装置，其特征在于所述控制电路，在测量所述第1～第3导体部件中任意2个导体部件之间的电容的状态下，将所述第1～第3放电用开关晶体管中与不测量电流的导体部件连接的放电用开关晶体管保持ON状态。
8.如权利要求1～7任一项所述的半导体装置，其特征在于所述第1～第3的导体部件，都是布线。
9.如权利要求1～7任一项所述的半导体装置，其特征在于所述第1～第3的导体部件，是MISFET的源极·漏极区域、基板区域及栅电极。
10.如权利要求9所述的半导体装置，其特征在于所述MISFET是NMISFET；所述基板区域，是三重阱的最上面的P阱。
11.如权利要求1～7任一项所述的半导体装置，其特征在于在所述3个导体部件的基础上，具有第4导体部件；在所述电容测量电路中，所述第4导体部件，通过第4充电用开关晶体管与所述充电用电压供给部连接，而且通过第4电流测量用开关晶体管与所述电流监测用端子盘连接。
12.如权利要求1～7任一项所述的半导体装置，其特征在于所述充电用电压供给部，按照比供给所述控制电路的电源电压低的电源电压进行动作。
13.如权利要求1～7任一项所述的半导体装置，其特征在于所述电容测量电路具有旨在产生频率比外部时钟脉冲信号高的时钟脉冲信号的振荡器，所述控制电路根据所述振荡器输出的时钟脉冲信号进行动作。
14.如权利要求13所述的半导体装置，其特征在于所述电容测量电路具有旨在将所述振荡器输出的时钟脉冲信号的分频的分频器。
全文摘要
本发明涉及半导体装置。在电容测量电路中，配置PMISFET(1、2、3)和NMISFET(4～9)。布线(W1、W2、W3)，在分别通过PMISFET(1、2、3)，经过充电用电压供给部，与电源端子盘(PST)连接的同时，还分别通过NMISFET(7、8、9)，经过电流取出部，与电流监测用端子盘(41)连接。再使电流监测用端子盘(41)与电流表(45)的探头接触，从而能测量电流(I)。实现了所需的端子盘数量少，而且能将3个以上的导体部件之间的电容(寄生电容)分离开后测量的电容测量电路。
文档编号G01R31/28GK1577843SQ20041004901
公开日2005年2月9日 申请日期2004年6月11日 优先权日2003年7月8日
发明者山下恭司, 国清辰也, 渡边哲也, 金本俊几 申请人:松下电器产业株式会社, 株式会社瑞萨科技